CY2308
引脚说明
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
REF
[1]
CLKA1
[2]
CLKA2
[2]
V
DD
GND
CLKB1
[2]
CLKB2
[2]
S2
[3]
S1
[3]
CLKB3
[2]
CLKB4
[2]
GND
V
DD
CLKA3
[2]
CLKA4
[2]
FBK
信号
时钟输出， A银行
时钟输出， A银行
3.3V电源
地
时钟输出， B银行
时钟输出， B银行
选择输入， 2位
选择输入， 1位
时钟输出， B银行
时钟输出， B银行
地
3.3V电源
时钟输出， A银行
时钟输出， A银行
PLL反馈输入
描述
输入参考频率，可承受5V输入
选择输入解码
S2
0
0
1
1
S1
0
1
0
1
时钟A1〜A4
三态
驱动的
驱动的
[4]
驱动的
时钟B1〜B4
三态
三态
驱动的
[4]
驱动的
输出源
PLL
PLL
参考
PLL
PLL关闭
Y
N
Y
N
可用CY2308配置
设备
CY2308–1
CY2308–1H
CY2308–2
CY2308–2
CY2308–3
CY2308–3
CY2308–4
CY2308–5H
反馈
银行A或B银行
银行A或B银行
银行
B组
银行
B组
银行A或B银行
银行A或B银行
银行A频率
参考
参考
参考
2 X参考
2 X参考
4×参考
2 X参考
参考/ 2
B组频率
参考
参考
Reference/2
参考
引用或参考
[5]
2 X参考
2 X参考
参考/ 2
注意事项：
1.弱上拉了下来。
对所有输出2.弱上拉了下来。
在这些输入3.弱上拉。
4.输出倒在2308-2和2308-3旁路模式时， S2 = 1， S1 = 0 。
5.输出相位是不确定的（从输入时钟0°或180 °）。如果相位完整性是必需的，使用CY2308-2 。
文件编号： 38-07146牧师* C
第14页2
CYPRESS [ CYPRESS SEMICONDUCTOR ]
