CY23S09 ， CY23S05
低成本3.3V传播感知
零延迟缓冲器
特点
■
■
■
10兆赫至100和133 MHz的工作范围，兼容
与CPU和PCI总线频率
零输入输出传输延迟
多个低输出偏斜
❐
输出输出偏斜小于250 ps的
❐
装置设备偏斜小于700 ps的
❐
一个输入驱动五个输出（ CY23S05 ）
❐
一个输入驱动器9输出，归纳为4 + 4 + 1
(CY23S09)
低于200 ps的周期到周期抖动兼容
奔腾
®
基于系统
测试模式绕过PLL （仅CY23S09 ，看
提供节省空间的16引脚， 150密耳SOIC ， 4.4毫米
TSSOP封装，以及150万SSOP （ CY23S09 ）或8引脚， 150万
SOIC封装（ CY23S05 ）
工作电压为3.3V ，先进的0.65μ CMOS技术
意识到传播
兆赫频率和有动力比-1的设备高。所有
部分具有片上锁相环的锁定到输入时钟上的REF
引脚。 PLL反馈是在芯片上，并从获得
CLKOUT垫。
该CY23S09有两个库，每个四路输出，它可以是
通过选择输入控制如图中选择输入
在解码表
三态。选择输入还允许输入时钟是
直接施加到输出端为芯片和系统测试
的目的。
该CY23S09和CY23S05的PLL进入掉电模式
当有对REF输入没有上升沿。在这种状态下，
的输出三态并且PLL被关断，从而导致
在小于12.0
μA
电流消耗（商用温度
设备）和25.0
μA
（工业温度设备） 。该
CY23S09锁相环关闭在一个另外的情况下，如图中
该
多CY23S09和CY23S05设备可以接受相同
输入时钟和分发。在这种情况下，之间的歪斜
的两个设备输出被保证是小于700 ps的。
所有输出都小于200 ps的周期到周期抖动。输入
这两个设备上的输出的传播延迟被保证是
小于350 ps的;输出到输出偏移被保证是
超过250 ps的少。
该CY23S05和CY23S09是在两个不同的config-可用
urations ，如图中
CY23S05-1和CY23S09-1是基部。该CY23S05-1H
和CY23S09-1H是-1的高驱动版本，它的崛起
和下降时间比-1快得多。
■
■
■
■
■
功能说明
该CY23S09是设计成一种低成本3.3V零延迟缓冲器
分配高速时钟，并采用16引脚SOIC
封装。该CY23S05是CY23S09的8引脚版本。它
接受一个参考输入，并可提供五种低偏移时钟。
每个器件的-1H版本以高达100和133进行操作
逻辑框图
赛普拉斯半导体公司
文件编号： 38-07296牧师* D
•
198冠军苑
•
圣荷西
,
CA 95134-1709
•
408-943-2600
修订后的2008年10月22日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
