CY28346
特殊功能
PCI_F和IOAPIC时钟输出
该PCIF时钟输出意在被使用时，如果需要的话，
对于系统IOAPIC时钟功能。任意两个PCI_F的
时钟输出可被用作IOAPIC 33兆赫的时钟输出。
他们是3.3V的输出将通过一个简单的分为上下
电阻分压器，以满足特定的系统时钟IOAPIC
电压要求。倘若这些时钟不可
需要，它们可以被用作普通的PCI时钟或禁用
通过PCI_STP ＃引脚的断言。
3V66_1 / VCH时钟输出
该3V66_1 / VCH引脚具有双重功能，即选择
通过SMBus 。
配置为DRCG （ 66M ） ， SMBus的字节0 ，位5 = “0”
该引脚的默认状态是电在66M
操作。在66M运行这个输出是SSCG能力和
当扩展被接通时，该时钟将被调制。
配置为VCH （ 48M ） ， SMBus的字节0 ，位5 = “1”
在这种模式下，输出被配置为一个48兆赫的非传播
光谱输出被相位对齐与其他48M输出
（ USB和DOT ），以在1纳秒引脚到引脚的偏斜。开关
3V66_1的/ VCH进入VCH模式出现在系统上电。
当SMBus的位字节0的5从“0”到编程
而转换到“1 ”的3V66_1 / VCH输出可能出现干扰
48M输出模式。
CPU_STP ＃澄清
该CPU_STP ＃信号是用于将低电平输入
同步停止和启动CPU输出时钟，而
时钟发生器的其余部分继续运行。
CPU_STP ＃ - 声明
当CPU_STP ＃引脚置位，所有CPUT / C输出是
设置与SMBus配置是通过断言停止的
CPU_STP排名将被采样两个后停止
下降CPUT / C时钟边沿。停止中的最终状态
CPU信号是CPUT = HIGH和CPU0C =低。没有
切换到输出的停止过程中的驱动电流的值
状态。该CPUT驱动为高电平与当前值等于
（ MULT 0 “选择”） × （值Iref ），并且CPUC信号将不
驱动。由于外部下拉电路CPUC将低
在此停止状态。
CPU_STP ＃无效置
在CPU_STP ＃信号的无效将导致所有
那人停下来恢复正常CPUT / C输出
以同步的方式操作（即没有短路或
拉伸的时钟脉冲将产生在时钟
恢复） 。从无效到的最大延迟
有源输出是不超过两个CPUC时钟周期。
CPU时钟澄清三态控制
在CPU_STP ＃和PD ＃模式下， CPU的时钟输出可
通过设定，对应设置为驱动或为非驱动（三态）
应的SMBus的条目字节0字节1和第6位的第6位。
3V66(0:5)
PCI （ 0:6 ）
PCI_F （0 ：2）的
TPCI
图8.无缓冲模式 - 3V66 （ 0 ： 5） PCI （ 0 ： 6）和PCI_F （ 0 ： 2 ）的相位关系
CPU_STP ＃
CPUT
CPUC
CPUT
CPUC
图9. CPU_STP ＃断言波形
文件编号： 38-07331牧师* C
第9页20
CYPRESS [ CYPRESS SEMICONDUCTOR ]
