CY62157EV30的MoBL
®
8兆位（ 512K ×16 ）静态RAM
特点
• TSOP封装我配置为512K ×16或1M ×8
SRAM
•高速： 45纳秒
•宽电压范围： 2.20V - 3.60V
•引脚与CY62157DV30兼容
•超低待机功耗
- 典型待机电流： 2
µA
- 最大待机电流： 8
µA
（工业级）
•超低有功功率
•
•
•
•
- 典型工作电流为1.8毫安， F = 1兆赫
易内存扩展与CE
1
，CE
2
和OE特点
取消的时候自动断电
CMOS的最佳速度和力量
可在这两种无铅和无无铅48球VFBGA ，
无铅44引脚TSOP II和48引脚TSOP封装我
降低了当地址不切换功率消耗。
将设备进入待机模式，当取消（ CE
1
高或CE
2
LOW或两者BHE和BLE的高） 。输入
或输出引脚（ IO
0
通过IO
15
）被放置在一个高
当阻抗状态：
•取消选择（ CE
1
高或CE
2
低）
•禁用输出（ OE高）
•两个高字节使能和低字节使能禁用
（ BHE ， BLE高）
•写操作是有效的（ CE
1
低，CE
2
高和WE
低）
写入装置，以芯片启用（ CE
1
LOW和CE
2
高）和写使能（ WE）输入低电平。如果低字节使能
（ BLE ）为低电平，然后从IO引脚上的数据（ IO
0
通过IO
7
）是
写入的地址引脚指定的位置（A
0
至A
18
） 。如果高字节使能（ BHE ）为低电平，则数据
从IO引脚（ IO
8
通过IO
15
）被写入的位置
在地址引脚指定的（A
0
至A
18
).
从设备中读取，需要芯片使能（ CE
1
LOW和CE
2
HIGH ）和输出使能（ OE ）低，而强迫写
使能（WE ）高。如果低字节使能（ BLE ）为低电平，则
从由地址引脚指定的存储单元的数据
出现在IO
0
到IO
7
。如果高字节使能（ BHE ）为低电平，则
从内存中的数据出现在IO
8
到IO
15
。见
用于读写的完整说明
模式。
功能说明
该CY62157EV30是一种高性能的CMOS静态RAM
16位组织为512K字。该设备的特点
先进的电路设计，提供超低工作电流。
这是理想的提供更多的电池寿命™ （的MoBL
®
）在
便携式应用，如蜂窝电话。该装置
还具有自动关机功能，可显著
逻辑框图
数据驱动因素
A
10
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
行解码器
512K × 16 / 1M ×8
RAM阵列
检测放大器
IO
0
= 10
7
IO
8
= 10
15
列解码器
CE
2
字节
BHE
WE
OE
BLE
笔记
1.为了达到最佳实践建议，请参考赛普拉斯应用笔记
A
11
A
12
A
13
A
14
A
15
A
16
A
17
A
18
掉电
电路
CE
1
BHE
BLE
CE
2
CE
1
赛普拉斯半导体公司
文件编号： 38-05445牧师* E
•
198冠军苑
•
圣荷西
,
CA 95134-1709
•
408-943-2600
修订后的2007年5月7日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
