CY7C09269V/79V/89V
CY7C09369V/79V/89V
功能说明
该CY7C09269V / 79V / 89V和CY7C09369V / 79V / 89V的
高速同步3.3V CMOS 16K ， 32K和64K X
16/18双口静态RAM 。提供两个端口，可准许
婷的独立，并发访问进行读取和写入
在内存中的任何位置。
[6]
对控制寄存器，地址和
数据线允许的最小的建立和保持时间。在流水线
输出模式中，数据被登记为减少循环时间。
时钟到数据有效吨
CD2
= 6.5纳秒
[1, 2]
（流水线） 。流通
模式也可以用于绕过流水线输出寄存器
消除访问延时。在流通模式数据将
用T
CD1
=地址后18纳秒移入
装置。流水线输出或流通模式通过选择
金融时报/管针。
每个端口包含在输入地址的突发计数器寄存器
之三。内部写脉冲宽度无关的低电平的
于时钟信号的高电平的过渡。内部写脉冲
是自定时的，以允许尽可能短的周期时间。
在CE-A高
0
或低电平CE
1
一个时钟周期的意志力
顺着内部电路，以降低静态功耗消耗
化。在使用多个芯片使使银行更容易
多个芯片为深度扩展配置。在
流水线模式，一个周期即可通过CE
0
LOW和CE
1
HIGH重新激活输出。
计数器能提供的输入来搪塞的操作
地址输入，并利用由生成的内部地址
内部计数器的快速交叉存取内存的应用程序。一
端口的突发计数器装载端口的地址选通
（ADS） 。当端口的计数使能（ CNTEN ）断言，
地址计数器将递增每个低到高转录
习得该端口的时钟信号。这将读/写一个字
从/到每一个连续的地址位置，直到CNTEN是
拉高。该计数器可以针对整个存储器阵列
并且将循环回到开始。计数器复位（ CNTRST ）是
用于复位脉冲串计数器。
所有部件均采用100引脚薄型四方扁平封装塑料可
（ TQFP ）封装。
销刀豆网络gurations
100引脚TQFP （顶视图）
CNTENR
CNTENL
ADSR
CLKR
ADSL
CLKL
GND
A0R
A1R
A2R
A3R
A4R
A5R
A6R
A7R
A8R
75
74
73
72
71
70
69
68
67
66
A8L
A7L
A6L
A5L
A4L
A3L
A2L
A1L
A0L
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81 80 79 78 77 76
A9L
A10L
A11L
A12L
A13L
[7]
[8]
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
A9R
A10R
A11R
A12R
A13R
A14R
A15R
NC
NC
LBR
UBR
CE0R
CE1R
CNTRSTR
GND
R / WR
OER
FT / PIPER
GND
I/O15R
I/O14R
I/O13R
I/O12R
I/O11R
I/O10R
[9]
[7]
[8]
A14L
A15L
NC
NC
LBL
UBL
CE0L
CE1L
CNTRSTL
VCC
R / WL
OEL
[9]
CY7C09289V （ 64K ×16 ）
CY7C09279V （ 32K ×16 ）
CY7C09269V （ 16K ×16 ）
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
FT / PIPEL
GND
I/O15L
I/O14L
I/O13L
I/O12L
I/O11L
I/O10L
I/01R
GND
GND
VCC
VCC
I/O2R
I/O3R
I/O4R
I/O5R
I/O6R
I/O7R
I/O8R
注意事项：
6.当同时写入到相同的位置，最后的值不能被保证。
7.该引脚是NC的CY7C09269V 。
8.该引脚是NC的CY7C09269V和CY7C09279V 。
9.对于CY7C09269V和CY7C09279V ，脚＃ 18连接到V
CC
引脚兼容的IDT 5V X16管线设备;连接销＃ 18和＃ 58至GND引脚
兼容的IDT 5V x16的流通装置。
文件编号： 38-06056牧师**
I/O0R
I/O9R
I/O3L
I/O2L
I/O1L
I/O9L
I/O8L
I/O7L
I/O6L
I/O5L
I/O4L
I/O0L
NC
第19 2
CYPRESS [ CYPRESS SEMICONDUCTOR ]
