049B
CY7C1049B
512K ×8静态RAM
特点
•高速
— t
AA
= 12 ns的
•低有功功率
- 1320兆瓦（最大）
• CMOS低待机功耗（商业L型）
- 2.75毫瓦（最大）
• 2.0V数据保留（ 400
µW
在2.0V保留）
•自动断电时取消
• TTL兼容的输入和输出
•易于内存扩展CE和OE特点
由一个低有效芯片使能（ CE）的活性提供
低输出使能（ OE ）和三态驱动器。写
该装置通过利用芯片使能（CE）来实现，并
写使能（ WE）输入低电平。在8个I / O引脚的数据（I / O
0
通过I / O
7
）然后被写入到所指定的位置的
地址引脚（A
0
至A
18
).
从设备读通过取芯片恩完成
能（ CE）和输出使能（ OE ）低，而强迫写
使能（ WE） HIGH 。根据这些条件下，内容
由地址引脚指定的存储位置将出现
在I / O引脚。
八个输入/输出引脚（ I / O
0
通过I / O
7
）被放置在一个
高阻抗设备时，取消选择状态（ CE
HIGH ）时，输出被禁用（ OE为高电平） ，或写在
操作（ CE低， WE LOW ） 。
该CY7C1049B可在一个标准的400密耳宽
36引脚SOJ封装中心的电源和地（革命
任意）引脚排列。
功能说明
[1]
该CY7C1049B是一个高性能的CMOS静态RAM或 -
8位ganized为524,288字。易内存扩展
逻辑框图
引脚配置
SOJ
顶视图
A
0
A
1
A
2
A
3
A
4
CE
I / O
0
I / O
1
V
CC
GND
I / O
2
I/O3
WE
A
5
A
6
A
7
A
8
A
9
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
NC
A
18
A
17
A
16
A
15
OE
I / O
7
I / O
6
GND
V
CC
I / O
5
I / O
4
A
14
A
13
A
12
A
11
A
10
NC
I / O
0
输入缓冲器
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
A
9
A
10
I / O
1
行解码器
I / O
2
检测放大器
512K ×8
ARRAY
I / O
3
I / O
4
I / O
5
CE
WE
OE
COLUMN
解码器
动力
下
I / O
6
I / O
7
选购指南
7C1049B - 12 7C1049B - 15 7C1049B - 17 7C1049B - 20
最大访问时间（纳秒）
最大工作电流（mA ）
最大的CMOS待机
电流（mA ）
Com'l
Com'l / Ind'l L
Ind'l
12
240
8
-
-
15
220
8
-
-
17
195
8
0.5
-
20
185
8
0.5
9
7C1049B-25
25
180
8
0.5
9
注意：
1.对于SRAM的系统设计指南，请参阅“系统设计指南”赛普拉斯应用笔记，在互联网上提供的www.cypress.com 。
赛普拉斯半导体公司
文件编号： 38-05169修订版**
A
11
A
12
A
13
A
14
A
15
A
16
A
17
A
18
•
3901北一街
•
圣荷西
•
CA 95134 • 408-943-2600
修订后的2002年9月13日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
