CY7C1041DV33
4兆位（ 256千× 16 ）静态RAM
4兆位（ 256千× 16 ）静态RAM
特点
■
功能说明
该CY7C1041DV33是一种高性能的CMOS静态RAM
组织为256 K字×16位。写入装置，以
芯片使能（ CE）和写使能（ WE）输入低。如果低字节
使能（ BLE ）为低，然后从I / O引脚（数据I / O
0
到I / O
7
）是
写入的地址引脚指定的位置（A
0
到A
17
).
如果高字节使能（ BHE ）为低电平，然后从I / O引脚（数据I / O
8
到I / O
15
）被写入的地址引脚指定的位置
(A
0
到A
17
).
从设备中读取，需要芯片使能（ CE）和输出使能
（ OE ）低，而强迫写使能（ WE） HIGH 。如果是BLE
低电平，然后从存储器位置被指定的数据
地址引脚出现在I / O
0
到I / O
7
。如果BHE为低电平，则数据
从内存出现在I / O
8
到I / O
15
。见
用于读取和写入模式的完整描述。
的输入和输出管脚（ I / O的
0
到I / O
15
）被放置在一个高
阻抗时，取消选择器件（ CE HIGH）状态，
输出被禁止（ OE高） ， BHE和BLE被禁用
（BHE ，BLE高） ，或者在写操作期间（CE低电平和WE
低） 。
该CY7C1041DV33可在一个标准的44引脚400密耳
广SOJ和44引脚TSOP II封装中心的电力和
地（革命）的引脚和48球细间距球栅
阵列（ FBGA ）封装。
为了获得最佳的实践建议，请参阅赛普拉斯
应用说明
温度范围
❐
工业： -40 ° C至85°C
： -40 ° C至85°C
❐
汽车-A
❐
汽车-E
： -40 ° C至125°C
引脚和功能与CY7C1041CV33兼容
高速
❐
t
AA
= 10纳秒
低有功功率
❐
I
CC
= 90 mA的10纳秒（工业）
CMOS的低待机功耗
❐
I
SB2
= 10毫安
2.0 V数据保留
取消时自动断电
TTL兼容的输入和输出
易内存扩展CE和OE特点
可提供无铅48球VFBGA ， 44引脚（ 400 mil）的模
SOJ ，和44引脚TSOP II封装
■
■
■
■
■
■
■
■
■
逻辑框图
输入缓冲器
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
A
8
行解码器
检测放大器
IO
0
= 10
7
IO
8
= 10
15
256K × 16
COLUMN
解码器
A
9
A
10
A
11
A
12
A
13
A
14
A
15
A
16
A
17
BHE
WE
CE
OE
BLE
记
1.汽车产品信息是初步。
赛普拉斯半导体公司
文件编号： 38-05473牧师* I
•
198冠军苑
•
圣荷西
,
CA 95134-1709
•
408-943-2600
修订后的2011年1月24日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
