CY7C132 ， CY7C136
CY7C136A ， CY7C142 ， CY7C146
2K ×8双端口静态RAM
特点
■
■
■
■
■
■
■
■
■
功能说明
该CY7C132 ， CY7C136 ， CY7C136A ， CY7C142和CY7C146
是高速CMOS 2K ×8双端口静态RAM 。两个端口
被提供以允许在独立访问的任何位置
内存。该CY7C132 ， CY7C136 ，并CY7C136A可以使用
作为独立的8位双端口静态RAM或作为
主双口RAM ，与结合
CY7C142 / CY7C146 SLAVE双端口器件。它们被使用的
需要16位或更大的字宽的系统。这是
解决应用程序需要共享或缓冲的数据，例如
作为高速缓冲存储器为DSP ，位片，或者多处理器设计。
每个端口都有独立的控制引脚;芯片使能（ CE ），写
使（ R / W） ，并输出使能（OE ） 。提供了BUSY标志
上的每个端口。此外，中断标志（ INT ）设置在
的52引脚PLCC封装的版本每一个端口。 BUSY信号的端口
正在尝试访问与当前访问的同一位置
通过另一端口。在PLCC版本， INT是中断标志
指示数据被放置在一个独特的位置（ 7FF为
左口和7FE为正确的端口） 。
自动断电功能独立于控制
每个端口通过芯片使能（CE ）的引脚。
真正的双端口存储器单元能够同时读取
相同的内存位置
2K ×8的组织
0.65微米CMOS工艺，以获得最佳的速度和力量
高速接入： 15纳秒
较低的工作功耗：我
CC
= 110 mA（最大值）
完全异步操作
自动断电
主CY7C132 / CY7C136 / CY7C136A
轻松扩展数据
利用从属CY7C142 / CY7C146总线宽度为16位或更多位
在CY7C132 / CY7C136 / CY7C136A BUSY输出标志;
在CY7C142 / CY7C146 BUSY输入
INT标志的端口到端口通信（ 52引脚PLCC / PQFP
版本）
CY7C136 ， CY7C136A和CY7C146 52引脚可用
PLCC和52引脚PQFP封装
无铅适用的货物
■
■
■
逻辑框图
读/写
L
CE
L
OE
L
读/写
R
CE
R
OE
R
I / O
7L
I / O
0L
忙
L
I / O
控制
I / O
控制
I / O
7R
I / O
0R
忙
R
内存
ARRAY
A
10L
A
0L
地址
解码器
地址
解码器
A
10R
A
0R
CE
L
OE
L
读/写
L
INT
L
仲裁
逻辑
（ 7C132 / 7C136 ONLY）
和
INTERRUPTLOGIC
（ 7C136 / 7C146 ONLY）
CE
R
OE
R
读/写
R
INT
R
笔记
1. CY7C136和CY7C136A在功能上是相同的。
2. CY7C132 / CY7C136 / CY7C136A （硕士） ： BUSY为开漏输出，需要上拉电阻。 CY7C142 / CY7C146 （从） ： BUSY输入。
3.开漏输出;上拉电阻要求。
赛普拉斯半导体公司
文件编号： 38-06031牧师* G
•
198冠军苑
•
圣荷西
,
CA 95134-1709
•
408-943-2600
修订后的2010年11月24日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
