欢迎访问ic37.com |
会员登录 免费注册
发布采购

CY7C4211-15AC 参数 Datasheet PDF下载

CY7C4211-15AC图片预览
型号: CY7C4211-15AC
PDF下载: 下载PDF文件 查看货源
内容描述: 的64/256 / 512 / 1K / 2K / 4K / 8K ×9同步FIFO的 [64/256/512/1K/2K/4K/8K x 9 Synchronous FIFOs]
分类和应用: 先进先出芯片
文件页数/大小: 18 页 / 412 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号CY7C4211-15AC的Datasheet PDF文件第2页浏览型号CY7C4211-15AC的Datasheet PDF文件第3页浏览型号CY7C4211-15AC的Datasheet PDF文件第4页浏览型号CY7C4211-15AC的Datasheet PDF文件第5页浏览型号CY7C4211-15AC的Datasheet PDF文件第6页浏览型号CY7C4211-15AC的Datasheet PDF文件第7页浏览型号CY7C4211-15AC的Datasheet PDF文件第8页浏览型号CY7C4211-15AC的Datasheet PDF文件第9页  
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
的64/256 / 512 / 1K / 2K / 4K / 8K ×9同步FIFO的
特点
•高速,低功耗,先入先出( FIFO )
回忆
64 × 9 ( CY7C4421 )
256 × 9 ( CY7C4201 )
512 × 9 ( CY7C4211 )
1K × 9 ( CY7C4221 )
2K × 9 ( CY7C4231 )
4K × 9 ( CY7C4241 )
8K × 9 ( CY7C4251 )
•高速100 MHz工作频率( 10 ns的读/写周期
时间)
•低功耗(I
CC
= 35 mA)的
•完全异步和同步读写
手术
•空,满,可编程几乎空
几乎满状态标志
• TTL兼容
•可扩展的宽度
•输出使能( OE )引脚
•独立的读写使能引脚
•中心电源和接地引脚,可降低噪音
•宽度扩展能力
•节省空间7毫米× 7毫米32引脚TQFP
- 32引脚PLCC
•引脚兼容和功能上等同于
IDT72421 , 72201 , 72211 , 72221 , 72231和72241
功能说明
该CY7C42X1是高速,低功耗的FIFO存储器
同主频的读写接口。所有9位。该
CY7C42X1是引脚兼容IDT722X1 。可编程
功能包括几乎全/近空标志。这些FIFO
对于各种各样的数据缓冲需求提供解决方案,
包括高速数据采集,多处理器接口
脸,通信缓冲。
这些FIFO中有9位的输入和输出端口是
由单独的时钟和使能信号来控制。输入端口
由自由振荡时钟( WCLK )和两个控制
写使能引脚( WEN1 , WEN2 / LD) 。
当WEN1为LOW和WEN2 / LD为HIGH时,数据被写入
成在WCLK信号的上升沿的FIFO中。而
WEN1 , WEN2 / LD保持活跃,数据不断写入
在每个WCLK周期的FIFO中。输出端口被控制
通过一个自由运行的读时钟( RCLK )和2类似的方式
读使能引脚( REN1 , REN2 ) 。此外, CY7C42X1
有一个输出使能引脚(OE) 。在读( RCLK )和Write
( WCLK )时钟可连接在一起的单时钟操作
或两个时钟可用于异步独立运行
读/写的应用程序。时钟频率高达100 MHz的
可以实现的。
深度扩展可以使用一个使能输入端为系统
控制,而其他使被扩展逻辑控制
直接数据流。
逻辑框图
D0- 8
引脚配置
D
2
D
3
D
4
D
5
D
6
D
7
D
8
输入
注册
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
OE
EF
PAE
PAF
FF
PLCC
顶视图
WCLK WEN1 WEN2 / LD
节目
注册
控制
逻辑
双端口
RAM阵列
64 x 9
指针
8K ×9
指针
4 3 2 1 32 3130
29
5
28
6
27
7
26
8
9
25
10
24
11
23
12
22
21
13
14151617181920
D
2
D
3
EF
D
4
FF
Q
D
5 0
Q
1
D
6
Q
2
D
7
Q
3
D
8
Q
4
RS
RS
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
TQFP
顶视图
24
23
22
21
20
19
18
17
WEN1
WCLK
WEN2/LD
V
CC
Q
8
Q
7
Q
6
Q
5
32 31 30 29 28 27 26 25
D
1
D
0
PAF
PAE
GND
REN1
RCLK
REN2
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
OE
EF
FF
Q
0
Q
1
Q
2
Q
3
Q
4
RS
RESET
逻辑
THREE- ST
OUTPUTREGISTER
OE
Q0- 8
控制
RCLK REN1 REN2
赛普拉斯半导体公司
文件编号: 38-06016修订版**
3901北一街
圣荷西
CA 95134 • 408-943-2600
修订后的2202年3月6日