CY7C66013C ， CY7C66113C
全速USB （ 12 Mbps）的外设
控制器，集成集线器
■
■
■
■
■
■
■
改进的输出驱动器，以减少电磁干扰
（EMI）的
从4.0V - 5.5V的直流工作电压
从0 ° -70 °C工作温度
CY7C66013C采用48引脚SSOP （ -PVXC ）封装
在56引脚QFN封装或56引脚SSOP封装CY7C66113C （ -PVXC ）
套餐
行业标准的编程支持
带有集成全速USB外设微控制器
USB HUB
❐
非常适合用于USB化合物设备，诸如键盘
枢纽功能
8位的USB微控制器优化的
❐
哈佛架构
❐
6 MHz的外部时钟源
❐
12 MHz内部CPU时钟
❐
48 MHz内部时钟中心
内部存储器
❐
256字节的RAM
❐
8 KB的PROM
综合Master和Slave我
2
C兼容型控制器（ 100
千赫） ，通过通用IO （ GPIO）引脚启用
硬件辅助并行接口（高致病性禽流感）进行数据传输
到外部设备
IO端口
❐
三个GPIO端口（端口0 〜2 ）能够吸收每8毫安
引脚（典型值）
❐
额外的GPIO端口（端口3 ）能够下沉为12 mA
每个引脚（典型值）的高电流要求：发光二极管
❐
更高的电流驱动器可实现通过连接多个GPIO
引脚连接在一起以驱动一个共同的输出
❐
每个GPIO端口配置为内部上拉UPS输入
或开漏输出或传统CMOS输出
❐
数模转换（ DAC），具有可编程口
可在CY7C66113C BLE灌电流输出DE-
副
❐
可屏蔽中断所有的IO引脚
12位自由运行定时器， 1微秒的时钟滴答
看门狗定时器（ WDT ）
内部上电复位（ POR ）
USB符合规范
❐
符合USB规范1.1版
❐
符合USB HID规范，版本1.1
❐
支持具有多达五个用户的一个或两个设备的地址
配置端点
•最多两个8字节的控制端点
•最多4个8字节数据端点
•最多两个32字节的数据终端
❐
集成的USB收发器
❐
支持四个下行USB端口
❐
GPIO引脚为每个单独的电源控制输出
下游USB端口
❐
GPIO引脚提供个人口过电流输入的每个
下游USB端口
■
■
功能概述
该CY7C66013C和CY7C66113C是复合设备
以全速USB微控制器结合使用USB
枢纽。每个器件非常适合的组合外设
用集线器功能，如键盘集线器功能。 8位
一次性可编程微控制器具有12 Mbps的USB
集线器支持多达四个下行端口。
■
■
■
GPIO
该CY7C66013C设有29个GPIO引脚，支持USB和
其他应用程序。 IO引脚分为四个端口
（ P0 [ 7：0]中，P1 [7：0 ] ，P [7：0 ]，P3 [ 4：0] ）被配置每个端口，其中
作为输入，内部上拉跌宕，开漏输出或传统
CMOS输出。端口0-2的额定电压为每引脚8 mA（典型值）
灌电流。端口3引脚的额定电压为每销12 mA（典型值）接收器
目前，它允许这些引脚来驱动LED 。多个GPIO
销连接在一起以驱动一个单一的输出为多
驱动电流能力。此外，每个IO引脚用于
产生GPIO中断微控制器。所有的GPIO
中断都有着相同的“ GPIO ”中断向量。
该CY7C66113C有31 GPIO管脚（ P0 [ 7：0]中，P1 [7： 0]， P2 [ 7：0] ，
P3[6:0]).
■
■
■
■
DAC
该CY7C66113C有一个额外的端口P4 [7：0 ] ，其特点是
另外8个可编程吸电流IO引脚（ DAC ） 。一切
DAC引脚包括一个集成的14 - kΩ上拉电阻。当一个
“1”被写入到一个DAC的IO引脚，输出电流吸收器被禁用
和输出引脚由内部上拉电阻驱动为高电平。
当“0”被写入到一个DAC的IO引脚，所述内部上拉是
禁用和输出引脚提供的编程量
灌电流。一个DAC IO引脚用作输入与内部
通过写“1”到脚往上拉。
吸收电流为每个DAC IO引脚被单独编程
使用专用ISINK寄存器16的一个值。位DAC
DAC [ 1：0]用作高电流输出与可编程
下沉3.2 〜16 mA（典型值）电流范围。数模转换器DAC的比特[7： 2]
具有0.2至1.0 mA的可编程电流吸收范围
（典型值） 。多个DAC引脚被连接在一起，以驱动一个
单路输出，需要更多的灌电流能力。每个IO
销是用来生成一个DAC中断向微控制器。
此外，中断极性每个DAC的IO引脚都可被单独
可编程的。
赛普拉斯半导体公司
文件编号： 38-08024牧师* C
•
198冠军苑
•
圣荷西
,
CA 95134-1709
•
408-943-2600
修订后的2008年2月19日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
