CY7C9689
TAXI ™兼容HOTLink®收发器
特点
•
•
•
•
•
•
•
•
•
•
•
•
•
•
第二代HOTLink®技术
AMD ™ AM7968 / 7969 TAXIchip ™兼容
8位的4B / 5B位或10位5B / 6B的NRZI编码的数据传输
10位或12位的NRZI预编码的（旁路）数据
运输
同步TTL并行接口
嵌入式/可旁路256个字符的传输和
接收FIFO
50到200 MBd的串行信号传输速率
内部锁相环无需外部PLL元件
双差分PECL兼容的串行输入和
输出
兼容光纤模块和铜电缆
内建自测试（ BIST ）的链路测试
链路质量指示
单+ 5.0V ± 10 ％电源
100引脚TQFP
提高它的串行传输特性。这些编码
字符然后系列化，转换为NRZI ，并输出
从两个PECL兼容差分传输线driv-
器在一比特率的10或20倍的输入参考
时钟在8位（或10位旁路）模式，或12 ，或24倍的
参考时钟中的10位（或12位旁路）模式。
在CY7C9689的HOTLink的接收部分接受SE-
里亚尔比特流由两个PECL兼容差1
线路接收器，并使用一个完全集成的PLL时钟
同步器，恢复必要的定时信息
数据重构。将回收的比特流被转换
从NRZI到NRZ ，反序列化，装裱成字符， 4B / 5B
或5B / 6B解码，并检查传输错误。该
回收的8位或10位字符解码，然后写入
内部接收FIFO ，并提交到目的地
主机系统。
集成的4B / 5B和5B / 6B编码器/解码器可以逐
对于目前外部编码系统通过（已禁用）
或在并行接口的加扰数据。与编码器
旁路，所述预编码的并行数据流转换
向和从串行NRZI流。嵌入式FIFO的可能
也可以绕过（禁用）来创建一个引用锁定seri-
人传输链路。对于那些需要更大的系统
FIFO的存储容量，外部的FIFO可以直接cou-
没有通过并行接口PLED的CY7C9689
需要额外的胶合逻辑。
将TTL并行I / O接口可以被配置为一个
FIFO （可配置为深度扩展至外部
FIFO的），或作为一个流水线寄存器增量。该FIFO的配置
系统蒸发散是运输时间无关的（异步优化
异步的）通过链路8位或10位的字符为导向的数据。一
内建自测试（ BIST ）图形发生器和校验器允许
为高速串行数据路径在两个变压器的检测
麻省理工学院和接收部分，并且在整个互连链路。
HOTLink器件非常适用于多种应用场合
并行接口可以被替换为高速，点对
指向串行链路。一些应用包括互连
工作站，背板，服务器，海量存储，并且视频
传输设备。
功能说明
该CY7C9689的HOTLink收发器是一个点至点的COM
munications积木允许数据在传输
高速串行链路（光纤，平衡，和unbal-
高级铜传输线路）的速度之间的范围内
50和200 M波特。发射部分接收的并行数据
可选择的宽度，并将其转换为串行数据，而
接收器部分接收串行数据，并将其转换为并行
可选宽度的数据。
显示了典型的连接
两个独立主机系统和相应的系统蒸发散
荷兰国际集团CY7C9689部分。该CY7C9689提供增强
技术，增加的功能性，集成的更高水平
化，更高的数据速率和更低的功耗比
AMD AM7968 / 7969 TAXIchip产品。
该CY7C9689的HOTLink的发送部分可以CON组
想通接受每任8位或10位数据字
时钟周期，并将该并行数据转换成内部同步
异步的发送FIFO 。数据从发送FIFO读取
和编码采用嵌入式4B / 5B或5B / 6B编码器
解码器
4B/5B, 5B/6B
编码器
4B/5B, 5B/6B
成帧器
解串器
串行器
FIFO
接受
数据
接受
系统主机
串行链路
发送
FIFO
发送
数据
系统主机
控制
状态
FIFO
发送
数据
发送
CY7C9689
编码器
4B/5B, 5B/6B
串行器
CY7C9689
解码器
4B/5B, 5B/6B
解串器
成帧器
接受
FIFO
控制
状态
接受
数据
串行链路
图1的HOTLink系统连接
赛普拉斯半导体公司
•
3901北一街
•
圣荷西
•
CA 95134
•
408-943-2600
2000年6月14日
CYPRESS [ CYPRESS SEMICONDUCTOR ]
