欢迎访问ic37.com |
会员登录 免费注册
发布采购

W312-02H 参数 Datasheet PDF下载

W312-02H图片预览
型号: W312-02H
PDF下载: 下载PDF文件 查看货源
内容描述: FTG的VIA ™ K7系列芯片组具有可编程输出频率 [FTG for VIA⑩ K7 Series Chipset with Programmable Output Frequency]
分类和应用: 晶体外围集成电路光电二极管时钟
文件页数/大小: 20 页 / 254 K
品牌: CYPRESS [ CYPRESS SEMICONDUCTOR ]
 浏览型号W312-02H的Datasheet PDF文件第2页浏览型号W312-02H的Datasheet PDF文件第3页浏览型号W312-02H的Datasheet PDF文件第4页浏览型号W312-02H的Datasheet PDF文件第5页浏览型号W312-02H的Datasheet PDF文件第6页浏览型号W312-02H的Datasheet PDF文件第7页浏览型号W312-02H的Datasheet PDF文件第8页浏览型号W312-02H的Datasheet PDF文件第9页  
W312-02
FTG的VIA ™ K7系列芯片组
可编程输出频率
特点
•为VIA ™ K7系列芯片组的单芯片解决方案, FTG
•可编程时钟输出频率低于
1 MHz的增量
•集成的故障安全看门狗定时器系统
恢复
•自动切换到HW选择或SW
可编程时钟频率时,看门狗定时器
超时
•能看门狗后,产生系统复位的
定时器超时后或输出频率的变化
通过SMBus接口
•支持读取字节的SMBus /写和块读/写
操作简化系统BIOS发展
•厂商ID和版本ID的支持
•可编程驱动强度的PCI时钟输出
• CPU , AGP和PCI的可编程输出歪斜
•采用Cypress的传播最大化EMI抑制
频谱技术
•低抖动和严格控制的时钟偏差
•两对差分CPU时钟
•十的PCI时钟副本
•三份66 - MHz的输出
•两份48 - MHz的输出
•三份14.31818 MHz的参考时钟
•一个RESET输出系统恢复
•电源管理控制支持
关键的特定连接的阳离子
CPU输出周期到周期抖动: ............................. 250 PS
48兆赫, 3V66 , PCI输出
周期到周期抖动: ........................................... ......... 500 PS
CPU , 3V66输出偏斜: ............................................ 200 PS
48 - MHz输出偏斜: ............................................ ..... 250 PS
PCI输出偏斜: .............................................. .......... 500 PS
框图
VDD_REF
引脚配置
REF2
REF1/FS1*
REF0/FS0*
[1]
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
REF0/FS0*
REF1/FS1*
REF2
REF_STOP # *
AGP_STOP # *
GND_CPU
CPUT0
CPUC0
VDD_CPU
CPUT_CS
CPUC_CS
GND_CPU
CPU_STOP # *
PCI_STOP # *
PD # *
VDD_CORE
GND_CORE
SDATA
SCLK
GND_AGP
AGP2
AGP1
AGP0
VDD_AGP
X1
X2
XTAL
OSC
PLL的参考频率
VDD_CPU
分频器,
延迟,
控制
逻辑
2
CPUT0,CPUC0
CPUT_CS , CPUC_CS
VDD_AGP
AGP0 : 2
SDATA
SCLK
SMBUS
逻辑
( FS0 :4)
3
VDD_PCI
PCI0/SEL24_48#*
PLL 1
PD #
CPU_STOP #
PCI_STOP #
AGP_STOP #
REF_STOP #
5
PCI1 : 8
PCI9_E
RST #
VDD_48MHz
48MHz/FS3*
VDD_REF
GND_REF
X1
X2
VDD_48MHz
*FS2/48MHz
*FS3/24_48MHz
GND_48MHz
*FS4/PCI_F
*SEL24_48#/PCI0
PCI1
GND_PCI
PCI2
PCI3
VDD_PCI
PCI4
PCI5
PCI6
GND_PCI
PCI7
PCI8
PCI9_E
VDD_PCI
RST #
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
PLL2
/2
SEL24_48#*
24_48MHz/FS4*
注意:
1.内部100K上拉电阻上存在输入标有* 。 DE-
标志不应该仅仅依靠内部上拉电阻来设置I / O引脚
高。
赛普拉斯半导体公司
文件编号: 38-07259牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年4月28日
W312-02