DS1225Y
DS1225Y
64K非易失SRAM
特点
引脚分配
NC
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VCC
WE
NC
A8
A9
A11
OE
A10
CE
DQ7
DQ6
DQ5
DQ4
DQ3
•
在不存在10年的最低数据保留
外部电源
•
数据掉电时自动保护
•
直接取代8K ×8易失静态RAM或EE-
舞会
•
没有写次数限制
•
低功耗CMOS
•
JEDEC标准的28引脚DIP封装
•
读取和写入存取时间快150纳秒
•
满
±10%
工作范围
•
可选
-40 ° C至工业级温度范围
+ 85°C ,指定为IND
28 -PIN密封封装
720 MIL EXTENDED
引脚说明
A0–A12
DQ0–DQ7
CE
WE
OE
V
CC
GND
NC
–
–
–
–
–
–
–
–
地址输入
数据输入/输出
芯片使能
写使能
OUTPUT ENABLE
电源(+ 5V)的
地
无连接
描述
该DS1225Y 64K非易失SRAM为65,536位,
完全静态的,非易失性RAM组织为8192字
由8位。每个NV SRAM均自带锂电池
能量源和控制电路,它不断地
监视V
CC
对于超出容限。当
这种情况发生时,锂能量源是
自动开机和写保护是不整合
ditionally使能,防止数据被破坏。在NV
SRAM可以替代现有的8K ×8的SRAM的使用
直接符合流行的单字节宽, 28引脚DIP
标准。该DS1225Y也匹配的引脚排列
2764 EPROM或EEPROM 2864 ,可直接
替换并增强其性能。没有
限制于能够被执行的写循环的次数
并要求微没有额外的支持电路
处理器接口。
021998 1/8