DS1244/DS1244P
RAM读取模式
在DS1244执行一个读周期时
WE （写使能）处于非活动状态（高）和CE （片选）
为有效（低电平） 。由15个地址输入（ A0 - A14 ）指定的唯一的地址定义了的
32768字节的数据是要被访问。有效的数据可用于内吨八个数据输出驱动器
加
（访问时间）的最后一个地址输入信号之后是稳定的，提供该CE及OE（输出使能）
访问时间和状态都还满意。如果OE和CE访问时间不满意，那么数据访问
必须从后面出现的信号（CE或OE ）测定和限制性参数是任一吨
CO
为
CE或T
OE
为OE ，而不是地址的访问。
RAM写入模式
在DS1244处于写模式时在WE和CE信号在之后的有效（低电平）状态
地址输入是稳定的。后者出现下降CE的边缘，否则我们将确定的开始
写周期。写周期是由CE或WE的早期上升沿终止。所有地址输入
必须保持有效的整个写周期。我们必须回归到高状态的最小恢复
时间（t
WR
）另一个循环之前可以启动。在OE控制信号应保持无效（高）
在写周期，以避免总线竞争。然而，如果输出总线已经启用（ CE及OE
活跃的），那么我们将禁止在T输出
ODW
从它的下降沿。
数据保持方式
5V器件是完全可访问和可写入数据，或仅当V读
CC
大于V
PF
.
然而，当V
CC
低于电源故障点，V
PF
（点处写保护时） ，在
内部时钟寄存器和SRAM从任何接入受阻。当V
CC
下降到低于电池开关
点，V
SO
（电池电源电平）时，器件的功率是从V切换
CC
引脚和备用电池。 RTC
操作与SRAM的数据被从电池直至V保持
CC
返回到额定电平。
3.3V的器件是完全可访问和可写入数据或仅当V读
CC
大于V
PF
.
当V
CC
下跌，下方的V
PF
，对设备的访问被禁止。如果V
PF
小于V
BAT
时，设备
电源从V切换
CC
到备用电源（Ⅴ
BAT
）当V
CC
低于V
PF
。如果V
PF
较大
比V
BAT
，设备电源从V切换
CC
到备用电源（Ⅴ
BAT
）当V
CC
下面滴
V
BAT
。 RTC的操作与SRAM的数据被从电池直至V保持
CC
返回到标称
的水平。
所有的控制，数据和地址信号必须关机当V
CC
断电。
PHANTOM时钟操作
与幻象时钟通信是通过模式识别上的一个串行比特流建立
64位，它必须通过执行包含在适当的数据64个连续的写周期被匹配
DQ0 。那之前的识别64位模式的出现的所有的访问被定向到存储器。
识别建立后，接下来的64读或写周期或者提取或更新数据的
幻像时钟和存储器存取被禁止。
数据传输和从计时功能来完成与下控制一个串行比特流
芯片使能，输出使能，写使能。最初，一个读周期的任何存储器位置使用
3 19
DALLAS [ DALLAS SEMICONDUCTOR ]
