3D3220
单片10 -TAP
固定延迟线
（系列3D3220 ）
特点
•
•
•
•
•
•
•
•
•
•
•
•
套餐
IN
N / C
O2
O4
O6
O8
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
O1
O3
O5
O7
O9
O10
全硅，低功耗CMOS技术
IN
1
14 VDD
TTL / CMOS兼容输入和输出
N / C
2
13 O1
气相，红外，波焊
O2
3
12 O3
自动插入（ DIP PKG ）。
O4
4
11 O5
低接地反弹噪声
前沿和后沿的精度
O6
5
10 O7
延时范围：
通过7000ns 0.75ns
O8
6
9 O9
时延容限：
2％或0.5ns的
GND
7
8 O10
温度稳定性：
±2%
典型的（ -40℃至85℃ ）
3D3220 -XX DIP
VDD稳定：
±1%
典型的（ 3.0V - 3.6V ）
3D3220G -XX鸥翼
最小输入脉冲宽度：
总延迟的15％
14引脚的鸥翼式可作为投递
对于机械尺寸，单击
.
替代混合延迟线
对于包装标识的详细信息，请单击
.
3D3220D -XX SOIC
IN
N / C
N / C
O2
O4
O6
O8
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD
N / C
O1
O3
O5
O7
O9
O10
3D3220S -XX SOL
功能说明
该3D3220 10抽头延迟线产品系列包括固定延迟
CMOS集成电路。每个包包含一个延迟线，
挖掘和缓冲10个时刻均匀间隔。点击到水龙头
（增量）延迟值的范围可以从通过700ns 0.75ns 。该
输入再生无反转输出，转移在时间上
每个用户指定的破折号编号。该3D3220是TTL和CMOS-
兼容，能够驱动10 74LS型负载，并同时具有
rising-和下降沿精度。
的全CMOS 3D3220集成电路已被设计成一个
可靠，经济的替代混合TTL固定的延时线。这是
在一个标准的14针自动插入DIP和节省空间提供
表面贴装14引脚SOIC和16引脚SOL封装。
引脚说明
IN
O1
O2
O3
O4
O5
O6
O7
O8
O9
O10
VDD
GND
延迟线输入
水龙头1输出（ 10 ％ ）
水龙头2输出（ 20 ％ ）
轻按3输出（ 30 ％ ）
抽头4输出（40％）
轻按5输出（ 50 ％ ）
轻按6输出（ 60 ％ ）
7轻按输出（ 70 ％ ）
水龙头8输出（ 80 ％ ）
轻按9输出（ 90 ％ ）
自来水10输出（ 100 ％ ）
+3.3伏
地
表1 ： PART号的说明
短跑
数
-.75
-1
-1.5
-2
-2.5
-4
-5
-10
-20
-50
-100
-700
公差
总
TAP- TAP
延迟（ns ）
延迟（ns ）
6.75
±
0.5*
0.75
±
0.4
9.0
±
0.5*
1.0
±
0.5
13.5
±
0.5*
1.5
±
0.7
18.0
±
0.5*
2.0
±
0.8
22.5
±
0.5*
2.5
±
1.0
36.0
±
0.7*
4.0
±
1.3
50.0
±
1.0
5.0
±
1.5
100.0
±
2.0
10.0
±
2.0
200.0
±
4.0
20.0
±
4.0
500.0
±
10
50.0
±
10
1000
±
20
100
±
20
7000
±
140
700
±
140
REC'D最大
频率
28.4兆赫
23.8兆赫
18.0兆赫
14.5兆赫
12.1兆赫
8.33兆赫
6.67兆赫
3.33兆赫
1.67兆赫
0.67兆赫
0.33兆赫
0.05兆赫
输入的限制
绝对最大
REC'D敏
频率
脉冲宽度
166.7兆赫
17.6纳秒
166.7兆赫
21.0纳秒
166.7兆赫
27.8纳秒
166.7兆赫
34.5纳秒
125.0兆赫
41.2纳秒
133.3兆赫
60.0纳秒
66.7兆赫
75.0纳秒
33.3兆赫
150纳秒
16.7兆赫
300纳秒
6.67兆赫
750纳秒
3.33兆赫
1500 NS
0.48兆赫
10500 NS
绝对最小值
脉冲宽度
3.00纳秒
3.00纳秒
3.00纳秒
3.00纳秒
4.00纳秒
6.00纳秒
7.50纳秒
15.0纳秒
30.0纳秒
75.0纳秒
150纳秒
1050 NS
2005
数据延时器
*参考TAP1输出总延迟;输入到TAP1 = 7.5ns
±
1.0ns
注： 0.75和700未显示的任何短线数字也可作为标准。
文档＃ 05001
12/22/05
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
1
DATADELAY [ DATA DELAY DEVICES, INC. ]
