3D7105
单片5 -TAP
固定延迟线
（系列3D7105 ）
特点
•
•
•
•
•
•
•
•
•
•
•
•
数据
3
®
延迟
设备，
公司
套餐
IN
N / C
N / C
O2
N / C
O4
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
N / C
O1
N / C
O3
N / C
O5
IN
1 8
VDD
全硅，低功耗CMOS
VDD
IN
1
8
O2
2 7
O1
技术
O4
3 6
O3
O1
O2
2
7
GND
4 5
O5
TTL / CMOS兼容
O3
O4
3
6
输入和输出
3D7105Z
O5
GND
4
5
SOIC
气相，红外光谱和波
（ 150密耳）
可焊
3D7105M DIP
自动插入（ DIP PKG ）。
3D7105H鸥翼
（ 300密耳）
低接地反弹噪声
前沿和后沿的精度
IN
1
16
VDD
延时范围：
0.75至80ns的
N / C
2
15
N / C
时延容限：
5％或1纳秒
N / C
3
14
N / C
O2
4
13
O1
温度稳定性：
±3%
典型的（ 0℃〜 70℃ ）
N / C
5
12
N / C
O4
6
11
O3
VDD稳定：
±1%
典型的（ 4.75V - 5.25V ）
N / C
7
10
N / C
GND
8
9
O5
最小输入脉冲宽度：
总延迟的30％
14引脚DIP和16引脚SOIC封装的投递
3D7105S SOIC
替代混合延迟线
（ 300密耳）
3D7105 DIP
3D7105G鸥翼
3D7105K未使用的引脚
删除
（ 300密耳）
功能说明
该3D7105 5抽头延迟线产品系列包括固定延迟
CMOS集成电路。每个包包含一个延迟线，
挖掘和缓冲的5个时刻均匀间隔。点击到水龙头
（增量）延迟值的范围可以从通过8.0ns 0.75ns 。该
输入再生无反转输出，转移时间为每
用户指定的破折号编号。该3D7105是TTL和CMOS-
兼容，能够驱动10 74LS型负载，并同时具有
rising-和下降沿精度。
引脚说明
IN
O1
O2
O3
O4
O5
VCC
GND
N / C
延迟线输入
水龙头1输出（ 20 ％ ）
水龙头2输出（ 40 ％ ）
轻按3输出（ 60 ％ ）
点按4输出（ 80 ％ ）
轻按5输出（ 100 ％ ）
+5伏
地
无连接
的全CMOS 3D7105集成电路已被设计成一个可靠，
经济的替代混合的TTL的固定延时线。它提供了一个标准的8引脚自动插入DIP
和节省空间的表面贴装8引脚SOIC封装。
表1 ： PART号的说明
产品型号
DIP-8
3D7105M
3D7105H
SOIC-8
3D7105Z
DIP-14
3D7105
3D7105G
3D7105K
SOIC-16
3D7105S
公差
总
延迟（ns ）
TAP- TAP
延迟
（纳秒）
最大
操作
频率
输入的限制
绝对
最大
歌剧院。频率。
民
操作
脉冲宽度
绝对
民
歌剧院。 P.W.
-.75
-.75
-.75
-.75
41.7兆赫
3.0
±
1.0*
0.75
±
0.4
-1
-1
-1
-1
37.0兆赫
4.0
±
1.0*
1.0
±
0.5
-1.5
-1.5
-1.5
-1.5
30.3兆赫
6.0
±
1.0*
1.5
±
0.7
-2
-2
-2
-2
25.6兆赫
8.0
±
1.0*
2.0
±
0.8
-2.5
-2.5
-2.5
-2.5
22.2兆赫
10.0
±
1.0*
2.5
±
1.0
-4
-4
-4
-4
15.9兆赫
16.0
±
1.0*
4.0
±
1.3
-5
-5
-5
-5
13.3兆赫
25.0
±
1.3
5.0
±
1.5
-8
-8
-8
-8
9.52兆赫
40.0
±
2.0
8.0
±
1.5
*参考TAP1输出总延迟;输入到TAP1 = 5.0ns
±
1.0ns
注： 0.75和8未显示的任何短线数字也可以。
166.7兆赫
166.7兆赫
166.7兆赫
166.7兆赫
133.3兆赫
83.3兆赫
66.7兆赫
41.7兆赫
12.0纳秒
13.5纳秒
16.5纳秒
19.5纳秒
22.5纳秒
31.5纳秒
37.5纳秒
52.5纳秒
3.00纳秒
3.00纳秒
3.00纳秒
3.00纳秒
3.75纳秒
6.00纳秒
7.50纳秒
12.0纳秒
©
1996年的数据延时器
文档＃ 96006
12/2/96
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
1
DATADELAY [ DATA DELAY DEVICES, INC. ]
