3D7205
单片5 -TAP
固定延迟线
（系列3D7205 ）
特点
•
•
•
•
•
•
•
•
•
•
•
•
IN
1 8
VDD
全硅，低功耗CMOS
O2
2 7
O1
技术
O4
3 6
O3
GND
4 5
O5
TTL / CMOS兼容
输入和输出
3D7205Z
SOIC
气相，红外光谱和波
（ 150密耳）
可焊
自动插入（ DIP PKG ）。
低接地反弹噪声
前沿和后沿的精度
延时范围：
8至500ns的
时延容限：
5％或2ns的
温度稳定性：
±3%
典型的（ 0℃〜 70℃ ）
VDD稳定：
±2%
典型的（ 4.75V - 5.25V ）
最小输入脉冲宽度：
总延迟的20％
14引脚DIP和16引脚SOIC封装的投递
替代混合延迟线
套餐
IN
O2
O4
GND
1
2
3
4
8
7
6
5
VDD
O1
O3
O5
IN
N / C
N / C
O2
N / C
O4
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
N / C
O1
N / C
O3
N / C
O5
3D7205M DIP
3D7205H鸥翼
IN
N / C
N / C
O2
N / C
O4
N / C
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
VDD
N / C
N / C
O1
N / C
O3
N / C
O5
3D7205 DIP
3D7205G鸥翼
3D7205K未使用的引脚
删除
3D7205S SOL
（ 300密耳）
对于机械尺寸，单击
.
对于包装标识的详细信息，请单击
.
功能说明
该3D7205 5抽头延迟线产品系列包括固定延迟
CMOS集成电路。每个包包含一个延迟线，
挖掘和缓冲的5个时刻均匀间隔。点击到水龙头
（增量）延迟值的范围可以从通过100ns的8.0ns 。该
输入再生无反转输出，转移在时间上
每个用户指定的破折号编号。该3D7205是TTL和CMOS-
兼容，能够驱动10 74LS型负载，并同时具有
rising-和下降沿精度。
引脚说明
IN
O1
O2
O3
O4
O5
VDD
GND
N / C
延迟线输入
水龙头1输出（ 20 ％ ）
水龙头2输出（ 40 ％ ）
轻按3输出（ 60 ％ ）
点按4输出（ 80 ％ ）
轻按5输出（ 100 ％ ）
+5伏
地
无连接
的全CMOS 3D7205集成电路已被设计成一个
可靠，经济的替代混合TTL固定的延时线。这是一个标准的8引脚提供自动
插入DIP和节省空间的表面贴装8引脚SOIC封装。
表1 ： PART号的说明
产品型号
DIP-8
3D7205M
3D7205H
SOIC-8
3D7205Z
DIP-14
3D7205
3D7205
G
3D7205K
SOIC-16
3D7205S
公差
总
延迟（ns ）
TAP- TAP
延迟
（纳秒）
最大
操作
频率
输入的限制
绝对
最大
歌剧院。频率。
民
操作
脉冲宽度
绝对
民
歌剧院。 P.W.
-8
-10
-15
-20
-25
-30
-50
-75
-100
-8
-10
-15
-20
-25
-30
-50
-75
-100
-8
-10
-15
-20
-25
-30
-50
-75
-100
-8
-10
-15
-20
-25
-30
-50
-75
-100
40.0
±
2.0
50.0
±
2.5
75.0
±
3.8
100
±
5.0
125
±
6.3
150
±
7.5
250
±
12.5
375
±
18.8
500
±
25.0
8.0
±
1.5
10.0
±
2.0
15.0
±
2.3
20.0
±
2.5
25.0
±
2.5
30.0
±
3.0
50.0
±
5.0
75.0
±
7.5
100
±
10.0
9.52兆赫
6.67兆赫
4.44兆赫
3.33兆赫
2.66兆赫
2.22兆赫
1.33兆赫
0.89兆赫
0.67兆赫
71.4兆赫
50.0兆赫
33.3兆赫
25.0兆赫
20.0兆赫
16.7兆赫
10.0兆赫
6.67兆赫
5.00兆赫
52.5纳秒
75.0纳秒
113纳秒
150纳秒
188纳秒
225纳秒
375纳秒
563纳秒
750纳秒
7.0纳秒
10.0纳秒
15.0纳秒
20.0纳秒
25.0纳秒
30.0纳秒
50.0纳秒
75.0纳秒
100.0纳秒
文档＃ 96007
12/2/96
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
1
DATADELAY [ DATA DELAY DEVICES, INC. ]
