3D7215
单片5 -TAP
固定延迟线
（系列3D7215 - 低噪音）
特点
•
•
•
•
•
•
•
•
•
•
•
全硅，低功耗5V CMOS技术
气相，红外，波焊
自动插入（ DIP PKG ）。
低接地反弹噪声
前沿和后沿的精度
延时范围：
1ns的通过为250ns
时延容限：
2％或1纳秒
温度稳定性：
±1%
典型的（ 0℃〜 70℃ ）
VDD稳定：
±0.5%
典型的（ 3.0V - 3.6V ）
静态的Idd ：
1.5毫安典型
最小输入脉冲宽度：
总延迟的20％
IN
O2
O4
GND
1
2
3
4
8
7
6
5
套餐
VDD
O1
O3
O5
IN
O2
O4
GND
1
2
3
4
8
7
6
5
VDD
O1
O3
O5
3D7215Z-xx
SOIC
（ 150密耳）
3D7215M -XX DIP （ 300密耳）
对于机械尺寸，单击
.
对于包装标识的详细信息，请单击
.
功能说明
该3D7215 5抽头延迟线产品系列包括固定延迟5V的
CMOS集成电路。每个包包含一个延迟线，
挖掘和缓冲的5个时刻均匀间隔。点击到水龙头
（增量）延迟值的范围可以从通过为50ns 1ns的。输入
转载时无反转输出，转移时间为每
用户指定的破折号编号。该3D7215是5V CMOS兼容和
特征既rising-和下降沿精度。
引脚说明
IN
O1
O2
O3
O4
O5
VDD
GND
N / C
延迟线输入
水龙头1输出（ 20 ％ ）
水龙头2输出（ 40 ％ ）
轻按3输出（ 60 ％ ）
点按4输出（ 80 ％ ）
轻按5输出（ 100 ％ ）
+5伏
地
无连接
的全CMOS 3D7215集成电路已被设计成一个
可靠的，经济的替代混合的固定延时线。它提供了在
一个标准的8引脚自动插入DIP和节省空间的表面贴装8引脚SOIC封装。
表1 ： PART号的说明
DASH ＃
3D7215Z-xx
3D7215M-xx
-1
-1.5
-2
-2.5
-3
-4
-5
-6
-8
-10
-12
-15
-20
-25
-30
-40
-50
延时规范
总
TAP- TAP
延迟（ns ）
延迟（ns ）
4.0
±
1.0*
1.0
±
0.5
6.0
±
1.0*
1.5
±
0.7
8.0
±
1.0*
2.0
±
0.8
10.0
±
1.0*
2.5
±
1.0
12.0
±
1.0*
3.0
±
1.3
16.0
±
1.0*
4.0
±
1.3
20.0
±
1.0*
5.0
±
1.4
24.0
±
1.0*
6.0
±
1.4
40.0
±
1.0
8.0
±
1.4
50.0
±
1.0
10.0
±
1.5
60.0
±
1.2
12.0
±
1.5
75.0
±
1.5
15.0
±
1.5
100
±
2.0
20.0
±
2.0
125
±
2.5
25.0
±
2.5
150
±
3.0
30.0
±
3.0
200
±
4.0
40.0
±
4.0
250
±
5.0
50.0
±
5.0
输入的限制
推荐
绝对
最大频率
闵P.W.
最大频率
闵P.W.
27.8兆赫
18.0纳秒
166.7兆赫
3.00纳秒
23.8兆赫
21.0纳秒
153.8兆赫
3.25纳秒
20.8兆赫
24.0纳秒
142.8兆赫
3.50纳秒
18.5兆赫
27.0纳秒
133.3兆赫
3.75纳秒
16.7兆赫
30.0纳秒
125.0兆赫
4.00纳秒
13.9兆赫
36.0纳秒
111.1兆赫
4.50纳秒
11.9兆赫
42.0纳秒
100.0兆赫
5.00纳秒
10.4兆赫
48.0纳秒
83.3兆赫
6.00纳秒
8.33兆赫
60.0纳秒
62.5兆赫
8.00纳秒
6.67兆赫
75.0纳秒
50.0兆赫
10.00纳秒
5.56兆赫
90.0纳秒
41.7兆赫
12.00纳秒
4.42兆赫
113纳秒
33.3兆赫
15.00纳秒
3.33兆赫
150纳秒
25.0兆赫
20.00纳秒
2.66兆赫
188纳秒
20.0兆赫
25.00纳秒
2.22兆赫
225纳秒
16.7兆赫
30.00纳秒
1.67兆赫
300纳秒
12.5兆赫
40.00纳秒
1.33兆赫
375纳秒
10.0兆赫
50.00纳秒
*参考TAP1输出总延迟;输入到TAP1 = 7.5ns
±
1.5ns
注：如图1和50之间没有任何短线数字也可作为标准产品
2002
数据延时器
文档＃ 01015
11/8/01
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
1
DATADELAY [ DATA DELAY DEVICES, INC. ]
