3D7303
单片三
固定延迟线
（系列3D7303 ）
特点
•
•
•
•
•
•
•
•
•
•
•
•
全硅，低功耗CMOS技术
TTL / CMOS兼容输入和输出
气相，红外，波焊
自动插入（ DIP PKG ）。
低接地反弹噪声
前沿和后沿的精度
延时范围：
10到500纳秒
时延容限：
2％或1.0ns
温度稳定性：
±3%
典型的（ 0℃〜 70℃ ）
VDD稳定：
±1%
典型的（ 4.75V - 5.25V ）
最小输入脉冲宽度：
总量的20％
延迟
14引脚DIP可作为简易替换为
混合延迟线
I1
I2
I3
GND
1
2
3
4
8
7
6
5
数据
3
®
延迟
设备，
公司
套餐
VDD
O1
O2
O3
I1
N / C
I2
N / C
I3
N / C
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
N / C
O1
N / C
O2
N / C
O3
3D7303M DIP
3D7303H鸥翼
（ 300密耳）
I1
I2
I3
GND
1
2
3
4
8
7
6
5
VDD
O1
O2
O3
3D7303Z SOIC
（ 150密耳）
3D7303 DIP
3D7303G鸥翼
3D7303K未使用的引脚
删除
（ 300密耳）
功能说明
该3D7303三重延迟线产品系列包括固定延迟
CMOS集成电路。每个包包含三个匹配，
独立延迟线。延迟值的范围可以从10ns的通
为500ns 。该输入再生无反转输出，
错开时间为每个用户指定的破折号编号。该3D7303
是TTL和CMOS兼容，能够驱动10 74LS型
载荷和特征都rising-和下降沿精度。
引脚说明
I1
I2
I3
O1
O2
O3
VCC
GND
N / C
延迟线输入1
延迟线输入2
延迟线输入3
延迟线1输出
延迟线2输出
延迟线3输出
+5伏
地
无连接
的全CMOS 3D7303集成电路已被设计成一个
可靠，经济的替代混合TTL固定的延时线。这是
在标准的8引脚自动插入DIP和节省空间的表面贴装提供8引脚SOIC封装。
表1 ： PART号的说明
DIP-8
3D7303M
3D7303H
-10
-15
-20
-25
-30
-40
-50
-100
-200
-300
-400
-500
注意：
产品型号
SOIC-8
DIP-14
3D7303Z
3D7303
3D7303G
-10
-10
-15
-15
-20
-20
-25
-25
-30
-30
-40
-40
-50
-50
-100
-100
-200
-200
-300
-300
-400
-400
-500
-500
DIP-14
3D7303K
-10
-15
-20
-25
-30
-40
-50
-100
-200
-300
-400
-500
延迟
每行
（纳秒）
10
±
1.0
15
±
1.0
20
±
1.0
25
±
1.0
30
±
1.0
40
±
1.0
50
±
1.0
100
±
2.0
200
±
4.0
300
±
6.0
400
±
8.0
500
±
10.0
最大工作
频率
33.3兆赫
22.2兆赫
16.7兆赫
13.3兆赫
11.1兆赫
8.33兆赫
6.67兆赫
3.33兆赫
1.67兆赫
1.11兆赫
0.83兆赫
0.67兆赫
输入的限制
绝对最大
min工作
歌剧院。频率。
脉冲宽度
100.0兆赫
100.0兆赫
100.0兆赫
83.3兆赫
71.4兆赫
62.5兆赫
50.0兆赫
25.0兆赫
12.5兆赫
8.33兆赫
6.25兆赫
5.00兆赫
15.0纳秒
22.5纳秒
30.0纳秒
37.5纳秒
45.0纳秒
60.0纳秒
75.0纳秒
150.0纳秒
300.0纳秒
450.0纳秒
600.0纳秒
750.0纳秒
绝对最小值
歌剧院。 P.W.
5.0纳秒
5.0纳秒
5.0纳秒
6.0纳秒
7.0纳秒
8.0纳秒
10.0纳秒
20.0纳秒
40.0纳秒
60.0纳秒
80.0纳秒
100.0纳秒
10和500中未示出纳秒之间的任何延迟也可用。
©
1996年的数据延时器
文档＃ 96001
12/2/96
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
1
DATADELAY [ DATA DELAY DEVICES, INC. ]
