3D7324
单片翻两番
固定延迟线
（系列3D7324 ）
特点
•
•
•
•
•
•
•
•
•
•
•
•
全硅，低功耗CMOS技术
TTL / CMOS兼容输入和输出
气相，红外，波焊
自动插入（ DIP PKG ）。
低接地反弹噪声
前沿和后沿的精度
延时范围：
6至6000ns
时延容限：
2％或1.0ns
温度稳定性：
±3%
典型值（ -40℃至85℃ ）
VDD稳定：
±1%
典型（ 4.75V至5.25V ）
最小输入脉冲宽度：
总延迟的20％
14引脚的鸥翼式可作为投递
替代混合延迟线
I1
N / C
I2
I3
I4
N / C
GND
1
2
3
4
5
6
7
套餐
14
13
12
11
10
9
8
VDD
N / C
O1
N / C
O2
O3
O4
I1
N / C
I2
I3
I4
N / C
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
N / C
O1
N / C
O2
O3
O4
3D7324-xx
DIP
3D7324G -XX鸥翼
3D7324D-xx
SOIC
（ 150密耳）
对于机械尺寸，单击
.
对于包装标识的详细信息，请单击
.
功能说明
该3D7324四延迟线产品系列包括固定的
延迟CMOS集成电路。每个程序包包含四个匹配，
独立延迟线。延迟值的范围可以从通过为6ns
6000ns 。该输入再生无反转输出，
错开时间为每个用户指定的破折号编号。该3D7324是
TTL和CMOS兼容，能够驱动10 74LS型负载，
并设有两个rising-和下降沿的准确性。
的全CMOS 3D7324集成电路已被设计成一个
可靠，经济的替代混合TTL固定的延时线。这是
在一个标准的14针自动插入DIP和节省空间提供
表面贴装14引脚SOIC封装。
引脚说明
I1
I2
I3
I4
O1
O2
O3
O4
VDD
GND
N / C
延迟线输入1
延迟线输入2
延迟线输入3
延迟线输入4
延迟线1输出
延迟线2输出
延迟线3输出
延迟线4输出
+5伏
地
无连接
表1 ： PART号的说明
产品型号
DIP-14
DIP-14
SOIC-14
3D7324
3D7324G 3D7324D
-6
-6
-6
-8
-8
-8
-10
-10
-10
-15
-15
-15
-20
-20
-20
-25
-25
-25
-30
-30
-30
-40
-40
-40
-50
-50
-50
-100
-100
-100
-200
-200
-200
-500
-500
-500
-1000
-1000
-1000
-6000
-6000
-6000
延迟
每行
（纳秒）
6
±
1.0
8
±
1.0
10
±
1.0
15
±
1.0
20
±
1.0
25
±
1.0
30
±
1.0
40
±
1.0
50
±
1.0
100
±
2.0
200
±
4.0
-500
-1000
-6000
最大工作
频率
55.5兆赫
41.6兆赫
33.3兆赫
22.2兆赫
16.7兆赫
13.3兆赫
11.1兆赫
8.33兆赫
6.67兆赫
3.33兆赫
1.67兆赫
500
±
10.0
1000
±
20
6000
±120
输入的限制
绝对最大
min工作
歌剧院。频率。
脉冲宽度
125.0兆赫
9.0纳秒
111.0兆赫
12.0纳秒
100.0兆赫
15.0纳秒
100.0兆赫
22.5纳秒
100.0兆赫
30.0纳秒
83.3兆赫
37.5纳秒
71.4兆赫
45.0纳秒
62.5兆赫
60.0纳秒
50.0兆赫
75.0纳秒
25.0兆赫
150.0纳秒
12.5兆赫
300.0纳秒
0.67兆赫
5.00兆赫
0.33兆赫
2.50兆赫
0.05兆赫
0.42兆赫
绝对最小值
歌剧院。 P.W.
4.0纳秒
4.5纳秒
5.0纳秒
5.0纳秒
5.0纳秒
6.0纳秒
7.0纳秒
8.0纳秒
10.0纳秒
20.0纳秒
40.0纳秒
750.0纳秒
1500.0 NS
9000.0 NS
注：如图10和6000纳秒之间没有任何延迟也可用。
2006
数据延时器
文档＃ 06016
5/10/2006
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
1
DATADELAY [ DATA DELAY DEVICES, INC. ]
