3D7502
单片MANCHESTER
解码器
（系列3D7502 ）
特点
•
•
•
•
•
•
•
全硅，低功耗CMOS
技术
TTL / CMOS兼容输入和
输出
气相，红外光谱和波
可焊
自动插入（ DIP PKG ）。
低接地反弹噪声
最大数据速率：
50 MBd的
数据速率范围：
±15%
数据
3
®
延迟
设备，
公司
套餐
RX
N / C
N / C
1
2
3
4
5
6
7
14
13
12
11
10
9
8
VDD
N / C
N / C
N / C
N / C
N / C
DATB
RX
CLK
N / C
GND
1
2
3
4
8
7
6
5
VDD
N / C
N / C
DATB
CLK
N / C
N / C
GND
3D7502M - XXX DIP （ 0.300 ）
3D7502H -XXX鸥翼（ .300 ）
3D7502Z - XXX SOIC （ 0.150 ）
3D7502-xxx
DIP （ .300 ）
3D7502G -XXX鸥翼（ .300 ）
3D7502D - XXX SOIC （ 0.150 ）
功能说明
引脚说明
该3D7502产品系列包括单芯片CMOS曼彻斯特
RX
信号输入
解码器。该单元接受在RX输入双相级，
CLK
信号输出（时钟）
嵌入时钟信号。在这种编码模式中，一个逻辑1是
DATB信号输出（数据）
由比特小区内一个高到低转换来表示，而逻辑
VCC +5伏
零是由低到高的跳变来表示。所恢复的时钟
GND接地
和数据信号都在CLK和DATB ，分别与
数据信号反相。运作波特率（ M波特）由破折号编号指定。输入
波特率可高达变化
±15%
从标称设备波特率不损害
的信息完整性接收。
因为3D7502不是基于PLL ，它不要求一个长的前导码，为了锁定到
接收的信号。相反，本设备需要至多一个位单元之前在输出呈现的数据是
有效的。其中，信息到达的脉冲串和输入是否则这是在病例非常有用
关闭。
的全CMOS 3D7502集成电路已被设计成一个可靠的，经济的替代混合
TTL曼彻斯特解码器。它是TTL和CMOS兼容，能够驱动10 74LS型负载。这是
在标准的8引脚和14引脚自动插入DIP和节省空间的表面贴装提供8引脚和14 -
引脚SOIC封装。
表1 ： PART号的说明
部分
数
3D7502-5
3D7502-10
3D7502-20
3D7502-25
3D7502-30
3D7502-40
3D7502-50
波特率（ M波特）
公称
最小最大
5.00
10.00
20.00
25.00
30.00
40.00
50.00
4.25
8.50
17.00
21.25
25.50
34.00
42.50
5.75
11.50
23.00
28.75
34.50
46.00
57.50
©
1997年的资料延时器
注： 5和50中未示出M波特之间的任何波特率也可以在不增加成本。
文档＃ 97032
5/19/97
数据延迟设备， INC 。
3山。展望大道。克利夫顿，新泽西州07013
1
DATADELAY [ DATA DELAY DEVICES, INC. ]
