A和组B组控制
- 该功能
每个端口的tional配置是亲
编程的系统软件。在上课 -
SENCE ， CPU的“输出” '控制字
在D8255 。控制字包含了Infor公司
息，如“模式” “ ， ”置位“ ， ”位复位“ ，
等等，初始化功能的配置
化的D8255的。每个控制块的
（ A组和B组）接受“命令”
从读/写控制逻辑，接收
从内部数据总线“控制字”和
发出适当的指令到其相关联的
端口。
A组 - 端口A和端口C的上半
B组 - 端口B和端口C的下半部分
控制字寄存器可以书面
和阅读。下面的图显示了控制
用于读取和写入操作word格式
系统蒸发散。当控制字被读出， D7位
永远是一个逻辑“1” ，因为这意味着CON-
控制字模式的信息。
CLK
RST
A组
控制
A组
端口A
端口B
- 一个8位的数据输入/输出
锁存器/缓冲器。只有“拉”“总线保持设备
存在于端口B.
端口C
- 一个8位数据输出锁存器/缓冲器
和一个8位的数据输入缓冲器（不锁存器，用于
输入）。该端口可以分成两个4位
模式控制下的端口。每4位端口
包含一个4位锁存器，它可以用于
该控制信号输出和状态信号
输入会同端口A和B仅
“拉”“总线保持设备存在的端口
C.
可交付
♦
源代码：
◊
VHDL源代码和/或
◊
Verilog源代码和/或
◊
ALTERA宏功能和/或
◊
EDIF网表
VHDL & VERILOG试验台环境
换货
◊
的Active-HDL的自动模拟巨
罗斯
◊
的ModelSim仿真的自动宏
◊
参照响应测试
技术文档
◊
安装注意事项
◊
HDL核心规格
◊
数据表
综合脚本
示例应用程序
技术支援
◊
IP核实现支持
◊
3个月维修
●
交付的IP核的更新， MI-
NOR和主要版本变化
●
交付文档向上
日期
●
电话&电子邮件支持
♦
portai [7 ：0]的
波尔唐[7 ：0]的
♦
DATAI
DATAO
a1
a0
rd
wr
cs
数据总线
卜FF器
＆放大器;
控制
逻辑
A组
端口C
上
B组
端口C
低
portci [7：4 ]
portco [7：4 ]
portci [3 ：0]的
portco [3 ：0]的
PORTBI [7 ：0]的
portbo [7 ：0]的
♦
♦
♦
B组
控制
B组
端口B
端口A， B和C -
在D8255包含
3个8位端口。所有可以在被配置
各种各样的功能特性由
系统软件，但每个人都有自己的
特殊功能或“个性化” ，以进一步
增强的功能和灵活性
D8255.
端口A -
一个8位的数据输出锁存器/缓冲器
和一个8位的输入锁存缓冲器。这两个“引体向上”“
和“下拉”总线保持设备存在
在端口A.
本文档中提及的所有商标
是其各自所有者的商标。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
