DFPCOMP
浮点比较器单元
2.10版本
概观
该DFPCOMP比较两个参数。
根据所输入的数字格式
IEEE- 754标准。 DFPCOMP支持
单精度实数。 OP-比较
关合作是流水线达到1级。输入数据
被馈送的每个时钟周期。第一个结果AP-
经过1个时钟周期的延迟和下一个梨
结果是可
每个时钟
周期。满
IEEE- 754无序的比较功能得到更好地
cluded 。
♦
可交付
源代码：
◊
VHDL源代码和/或
◊
Verilog源代码和/或
◊
加密或纯文本EDIF网表
VHDL & VERILOG试验台环境
换货
◊
的Active-HDL的自动模拟巨
罗斯
◊
NCSim自动模拟宏
◊
的ModelSim仿真的自动宏
◊
参照响应测试
技术文档
安装注意事项
HDL核心规格
数据表
综合脚本
示例应用程序
技术支援
◊
IP核实现支持
◊
3个月维修
◊
◊
◊
●
●
●
♦
应用
●
●
●
●
数学协处理器
DSP算法
嵌入式运算协处理器
数据处理控制&
●
♦
♦
♦
主要特点
●
●
●
●
●
●
●
●
完整的IEEE -754符合
单精度Real格式的支持
简单的界面
无需编程
1级流水线
结果可在每个时钟
完全可配置
完全可合成的，静止同步
设计没有内部三态
交付的IP核的更新，未成年人
和主要版本变化
交付的文档更新
电话&电子邮件支持
许可
可理解性和明确的许可
没有专利费的方法使使用
IP核的方便，简单。
单设计
许可证允许使用IP核
单个FPGA比特流和ASIC implemen-
塔季翁。它还允许FPGA原型BE-
前ASIC产品。
本文档中提及的所有商标
是其各自所有者的商标。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
