框图
操作码
解码器
prgramdata （ 7：0 ）
prgromdata （ 7：0 ）
prgaddr （15 ：0）
prgdatao （ 7：0 ）
prgramwr
xramaddr （23 ：0）
xdatao （ 7：0 ）
xdatai （ 7：0 ）
xramdataz
准备
xprgrd
xprgwr
xdatard
xdatawr
I / O端口
注册
PORT0 （ 7 ： 0 ）
端口1（ 7 ： 0 ）
端口2（ 7 ： 0 ）
端口3 （ 7 ： 0 ）
t0
t1
gate0
gate1
RxDi
RXDO
TXD
int0
int1
int2
int3
int4
int5
int6
引脚说明
针
CLK
RESET
port0i [7 ：0]的
port1i [7 ：0]的
port2i [7 ：0]的
port3i [7 ：0]的
iprgramsize [2 ：0]的
iprgromsize [2 ：0]的
prgramdata [7 ：0]的
prgromdata [7 ：0]的
sxdmdatai [7 ：0]的
xdatai [7 ：0]的
准备
RAMDATAI [7 ：0]的
SFRDATAI [7 ：0]的
int0
int1
int2
TDI
TCK
TMS
TDO
RTCK
CodeRun
debugacs
sxdmaddr
sxdmdatao
sxdmdatai
sxdmoe
sxdmwe
TYPE
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
输入
描述
全局时钟
全局复位
端口0输入
端口1输入
端口2的输入
端口3输入
片上RAM的代码大小
片上ROM代码的大小
从int数据总线。 RAM前卫。内存
从int数据总线。 ROM前卫。内存
从同步外部数据总线的数据
内存（ SXDM ）
从外部存储器数据总线
外部存储器数据就绪
从内部数据存储器数据总线
从用户SFR的数据总线
外部中断0
外部中断1
外部中断2
外部中断3
外部中断4
外部中断5
外部中断6
定时器0输入
定时器1的输入
定时器2的输入
定时器0门输入
定时器1门输入
定时器2的栅极输入
定时器2捕捉0线
定时器2捕获1号线
定时器2捕捉2线
定时器2的捕获3线
串行接收器输入0
串行接收器输入1
主/从I2C时钟线输入
主/从I2C数据输入
SPI从机选择
SPI从机输入
SPI主输入
SPI时钟输入
DoCD ™ TAP数据输入
DoCD ™ TAP时钟输入
DoCD ™ TAP模式选择输入
节目
内存
接口
计时器
外
内存
接口
UART
iprgromsize （2 ：0）
iprgramsize （2 ：0）
ramaddr （ 7：0 ）
ramdatao （ 7：0 ）
ramdatai （ 7：0 ）
RAMWE
RAMOE
sfraddr （6 ：0）
sfrdatao （ 7：0 ）
sfrdatao （ 7：0 ）
SFROE
SFRWE
控制
单位
打断
调节器
内部数据
内存
接口
动力
管理
换货单位
停止
PMM
int3
int4
int5
int6
t0
t1
t2
gate0
gate1
t2ex
capture0
capture1
capture2
capture3
rxdi0
rxdi1
SCLI
SDAI
ss
si
mi
SCKI
TDI
TCK
TMS
RSTO
port0o [7 ：0]的
port1o [7 ：0]的
port2o [7 ：0]的
用户SFR的
接口
DoCD ™
调试单元
漂浮的
点单位
SXDM
接口
t2
t2ex
定时器2
看门狗
定时器
比较
CAPTURE
UART 0
rxd1o
rxd1i
txd1
UART 1
capture0
capture1
capture2
capture3
rxd0o
rxd0i
txd0
MDU32
SPI股
sclhs
SCLI
SCLO
SDAI
SDAO
CLK
RESET
RSTO
主/
从I2C
单位
so
si
mo
mi
SCKO
SCKI
scken
ss
SSO （ 7 ： 0 ）
SOEN
ALU
输出复位输出
输出端口0输出
输出端口1输出
输出端口2输出
本文档中提及的所有商标
是其各自所有者的商标。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
