MA31750
1.建筑
该Dynex的Semiconducor MA31750微处理器是
在MIL -STD- 1750A高性能的实现
（注1 ）指令集架构。图1描述了
该芯片的建筑细节。这两个关键特征
结构，它的整体高性能有助于
该MA31750的是一个32位的移位网络和一个24位的并行
乘数。这些子系统允许MA31750执行
多位移位，乘法，部门和normalisations在
所需的机器不具有时钟周期的分数
这些资源。这是浮点更是如此
操作，其中， MA31750优异。这样的操作
构成了数字航空电子设备指令的很大比例
集（ DAIS ）混合，一般许多信号的高百分比
处理算法，因此具有在显著影响
系统的性能。
主要功能包括：
1）的三总线（ R，S和Y）数据通路组成的一
算术/逻辑单元（ ALU ） ，三端口寄存器文件，移位
网络，并行乘法器和标志块;
2 ）四取指令寄存器C0，C1 ，IA和IB ;
3 ）两个操作数寄存器传输DI ， DO和;
4 ） 2个地址寄存器IC和A ;
5）状态定序;
6）微指令解码逻辑。
这些功能块之间的关系示
在网络连接gure 1 。
2.附加功能
该MA31750可以两种基本用户1操作
可选模式。 1750A模式如下的要求
MIL- STD- 1750A （注1 ），并实现了所有的
本标准的强制性功能。此外，许多
可选功能，如间隔定时器A和B ，一个看门狗
定时器和奇偶校验检查都包括在内。 1750B模式中，当
选择允许的范围内的新指令的用户访问
和特点，在草案MIL -STD- 1750B ，选项描述
2.这些包括一系列无符号的算术运算的
和扩展寻址的支持说明。
2.1 。 MIL- STD- 1750可选功能
除了实现所有的功能要求
MIL -STD- 1750A和标准草案MIL -STD- 1750B时，
MA31750还采用了一些可选功能。
间隔定时器A和B ，以及触发，去柜台都
提供的。多数指定XIO命令直接解码
芯片和附加的命令集上，相关联的
带有MMU和BPU操作，也解码芯片。
2.2 。总线仲裁
该MA31750具有许多额外的控制线，以允许
其在利用多个处理器系统中使用。一个总线请求
再加上外部的仲裁逻辑补助金制度使
要的设备之间使用共同的数据和地址总线。
锁定请求引脚还提供以允许所述处理器
修改共享区时，保持公交车的控制
内存。
2.3 。内存块保护
基本MMU功能允许写或执行保护
在4KWord块边界被应用。这可能是
通过包含一个块还决心1k字块
保护单元（ BPU ） 。该MA31751既可用作一个MMU
在1750A模式BPU ，操作与全恭维
的内存1MWord 。它还将支持扩展
8MWord按照草案MIL -STD- 1750B 。
2/42
DYNEX [ Dynex Semiconductor ]
