EDD51323DBH-LS
Pin Configurations
/xxx indicate active low signal.
90-ball FBGA
1
A
2
3
4
5
6
7
8
9
VSS DQ31 VSSQ
B
VDDQ DQ29 DQ30
C
VSSQ DQ27 DQ28
D
VDDQ DQ25 DQ26
E
VSSQ DQS3 DQ24
F
VDD
G
CKE
H
A9
J
A6
K
A4
DM1
A5
VDDQ DQ16 VDD
DQ17 DQ18 VSSQ
DQ19 DQ20 VDDQ
DQ21 DQ22 VSSQ
DQ23 DQS2 VDDQ
NC
/WE
/CS
DM2
VSS
DM3
CK
A11
A7
NC
/CK
A12
A8
/CAS /RAS
BA0
BA1
A1
A3
A10 (AP) A0
A2
DM0
L
VSSQ DQS1 DQ8
DQ7 DQS0 VDDQ
DQ5
DQ3
DQ1
M
VDDQ DQ9 DQ10
DQ6 VSSQ
DQ4 VDDQ
DQ2 VSSQ
VDD
N
VSSQ DQ11 DQ12
P
VDDQ DQ13 DQ14
R
VSS DQ15 VSSQ
VDDQ DQ0
(Top view)
Pin name
A0 to A12
BA0, BA1
DQ0 to DQ31
DQS0 to DQS3
/CS
/RAS
/CAS
/WE
DM0 to DM3
Function
Address inputs
Bank select address
Data-input/output
Input and output data strobe
Chip select
Row address strobe
Column address strobe
Write enable
Input mask
Pin name
CK
/CK
CKE
VDD
VSS
VDDQ
VSSQ
NC
Function
Clock input
Differential clock input
Clock enable
Power for internal circuit
Ground for internal circuit
Power for DQ circuit
Ground for DQ circuit
No connection
Preliminary Data Sheet E1432E20 (Ver. 2.0)
3
ELPIDA [ ELPIDA MEMORY ]
