数据表
1GB无缓冲DDR2 SDRAM DIMM
EBE11UD8ABFA
( 128M的话
×
64位, 2级)
描述
该EBE11UD8ABFA是128M的话
×
64位, 2级
DDR2 SDRAM缓冲模块,安装16块
512M的位DDR2 SDRAM的FBGA封( μBGA
)
封装。读取和写入操作在执行
在CK的交叉点和/ CK 。这个高
高速数据传输是通过4个比特来实现prefetch-
流水线结构。数据选通( DQS和/ DQS )
既用于读操作,写操作可用于高速和
可靠的数据总线设计。通过设置扩展模式
寄存器中,芯片上的延迟锁定环(DLL),可以是
设置启用或禁用。该模块提供了高
密度安装,而无需使用表面贴装
技术。
去耦电容安装
旁各FBGA ( μBGA )上的模块基板。
注意:不要推组件或降
为了模块,以避免机械故障,
这可能会导致电气缺陷。
特点
•
240针插座型双列直插式内存模块
( DIMM )
PCB高度: 30.0毫米
引线间距: 1.0毫米
LEAD -FREE
•
1.8V电源
•
数据传输速率: 533Mbps / 400Mbps的(最大)
•
1.8V ( SSTL_18兼容)I / O
•
双倍数据速率的架构:每两次数据传输
时钟周期
•
双向,差分数据选通( DQS和
/ DQS )被发送/与数据接收的,所用
在接收器采集数据
•
DQS是边沿与数据一致的内容如下:中心 -
与写入的数据一致
•
差分时钟输入( CK和/ CK )
•
DLL对齐DQ和DQS转换与CK
TRANSITIONS
•
命令中输入的每个正CK边缘:数据
和数据掩码参考DQS的两个边缘
•
四大银行内部的并发操作
(组成)
•
数据掩码(DM)写入数据
•
突发长度: 4,8
•
/ CAS延迟(CL) : 3 ,4,5
•
对于每一个突发访问自动预充电操作
•
自动刷新和自刷新模式
•
7.8μs平均周期刷新间隔
•
通过可编程附加延迟中科院发布
更好的命令和数据总线效率
•
片外驱动器阻抗调整和在复模机
终止更好的信号质量
•
/ DQS可以用于单端数据选通被禁用
手术
一号文件E0365E50 (版本5.0 )
发布日期2004年8月(K )日本
网址: http://www.elpida.com
Elpida
内存方面,公司2003-2004年