数据表
128M比特DDR SDRAM
EDD1232AAFA ( 4M字
×
32位)
描述
该EDD1232AAFA是128M比特DDR SDRAM
组织为1,048,576字
×
32位
×
4银行。
读取和写入操作都在交叉进行
在CK和/ CK点。这个高速数据
传输是通过2位预取流水线实现
架构。数据选通(DQS ),既用于读和
写可用于高速和可靠的数据总线
设计。通过设置扩展模式寄存器中,芯片上的
延迟锁定环(DLL ),可以设置允许或禁止。
它被打包在100引脚塑料LQFP封装。
特点
•
电源: VDDQ = 2.5V
±
0.2V
: VDD = 2.5V
±
0.2V
•
数据传输速率: 333Mbps / 266Mbps (最大)
•
双倍数据速率的架构;两种数据传输每
时钟周期
•
双向的,数据选通(DQS )被发送
/接收的数据,在捕获数据中使用
接收器
•
数据的输入,输出和DM与同步
的DQ
•
4个内部银行的并发操作
•
DQS是边沿与读取数据对齐的;中心
与写入的数据一致
•
差分时钟输入( CK和/ CK )
•
DLL对齐DQ和DQS转换与CK
TRANSITIONS
•
命令中输入的每个正CK边缘;数据
和数据掩码参考DQS的两个边缘
•
数据掩码(DM)写入数据
•
自动预充电选项为每个突发访问
•
SSTL_2兼容的I / O
•
可编程的脉冲串长度(BL) : 2,4, 8
•
可编程/ CAS延迟(CL) : 2 ,2.5%, 3
•
可编程输出驱动强度:半/弱
•
刷新周期: 4096刷新周期/ 32ms的
7.8μs最大平均周期刷新间隔
•
刷新2变化
自动刷新
自刷新
•
LQFP封装,无铅焊料(锡铋)
符合RoHS
一号文件E0432E50 ( Ver.5.0 )
发布日期2005年6月(K )日本
日本印刷
网址: http://www.elpida.com
Elpida
内存方面,公司2003-2005年