初步数据表
256M比特DDR SDRAM
EDD2508AKTA - 5 -E （ 32M字
×
8位， DDR 400 ）
描述
该EDD2508AKTA - 5是256M比特DDR SDRAM
组织为8,388,608字
×
8位
×
4银行。
读取和写入操作都在交叉进行
在CK和/ CK点。这个高速数据
传输是通过2位预取流水线实现
架构。数据选通（DQS ），既用于读和
写可用于高速和可靠的数据总线
设计。通过设置扩展模式寄存器中，芯片上的
延迟锁定环（DLL ），可以设置允许或禁止。
它封装在66引脚塑料TSOP （ II ） 。
销刀豆网络gurations
/ xxx表示低电平有效的信号。
66引脚塑料TSOP （ II ）
VDD
DQ0
VDDQ
NC
DQ1
VSSQ
NC
DQ2
VDDQ
NC
DQ3
VSSQ
NC
NC
VDDQ
NC
NC
VDD
NC
NC
/ WE
/ CAS
/ RAS
/ CS
NC
BA0
BA1
A10(AP)
A0
A1
A2
A3
VDD
特点
•
电源： VDD ， VDDQ = 2.6V
±
0.1V
•
数据传输速率： 400Mbps的（最大）
•
双倍数据速率的架构;两种数据传输每
时钟周期
•
双向数据选通（ DQS）被发送
/接收的数据，并在接收捕获数据
•
数据的输入，输出和DM与同步
的DQ
•
4个内部银行的并发操作
•
DQS是边沿与读取数据对齐的;中心
与写入的数据一致
•
差分时钟输入（ CK和/ CK ）
•
DLL对齐DQ和DQS转换与CK
TRANSITIONS
•
命令中输入的每个正CK边缘;数据
和数据掩码参考DQS的两个边缘
•
数据掩码（DM）写入数据
•
自动预充电选项为每个突发访问
•
SSTL_2兼容的I / O
•
可编程的脉冲串长度（BL） ： 2，4， 8
•
可编程/ CAS延迟（ CL ） ： 3
•
可编程输出驱动强度：正常/弱
•
刷新周期： 8192刷新周期/ 64ms的
7.8μs最大平均周期刷新间隔
•
刷新2变化
自动刷新
自刷新
•
TSOP （ II ）封装，无铅焊料（锡铋）
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
（ TOP VIEW ）
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
VSS
DQ7
VSSQ
NC
DQ6
VDDQ
NC
DQ5
VSSQ
NC
DQ4
VDDQ
NC
NC
VSSQ
的DQ
NC
VREF
VSS
DM
/ CK
CK
CKE
NC
A12
A11
A9
A8
A7
A6
A5
A4
VSS
A0到A12
BA0 ， BA1
DQ0到DQ7
的DQ
/ CS
/ RAS
/ CAS
/ WE
DM
CK
/ CK
CKE
VREF
VDD
VSS
VDDQ
VSSQ
NC
地址输入
银行选择地址
数据输入/输出
输入和输出数据选通
芯片选择
行地址选通命令
列地址选通命令
写使能
输入掩码
时钟输入
差分时钟输入
时钟使能
输入参考电压
电源内部电路
地上的内部电路
电源电路DQ
地面DQ电路
无连接
一号文件E0609E20 （版本2.0 ）
发布日期2005年2月（K ）日本
日本印刷
网址： http://www.elpida.com
Elpida
内存方面，公司2004-2005年
ELPIDA [ ELPIDA MEMORY ]
