初步数据表
256M比特DDR SDRAM
EDD2508AMTA - 5 （ 32M字
×
8位， DDR 400 ）
EDD2516AMTA - 5 （ 16M字
×
16位， DDR 400 ）
描述
该EDD2508AMTA - 5是256M位双数据
速率（DDR） SDRAM组织为8,388,608字
×
8
位
×
4银行。该EDD2516AMTA - 5是256M比特
DDR SDRAM组织为4,194,304字
×
16位
×
4银行。读取和写入操作在执行
在CK的交叉点和/ CK 。这个高
高速数据传输是通过2位来实现prefetch-
流水线结构。数据选通（ DQS ）既为
读取和写入可用于高速和可靠
数据总线设计。通过设置扩展模式电阻，
芯片上的延迟锁定环（DLL），可以设置
启用或禁用。它们被封装在标准的66-
引脚塑料TSOP （ II ） 。
销刀豆网络gurations
/ xxx表示低电平有效的信号。
66引脚塑料TSOP （ II ）
VDD
VDD
DQ0
DQ0
VDDQ VDDQ
NC
DQ1
DQ1
DQ2
VSSQ VSSQ
NC
DQ3
DQ2
DQ4
VDDQ VDDQ
NC
DQ5
DQ3
DQ6
VSSQ VSSQ
NC
DQ7
NC
NC
VDDQ VDDQ
NC LDQS
NC
NC
VDD
VDD
NC
NC
NC
LDM
/ WE
/ WE
/ CAS
/ CAS
/ RAS
/ RAS
/ CS
/ CS
NC
NC
BA0
BA0
BA1
BA1
A10 （AP ）， A10 （ AP）
A0
A0
A1
A1
A2
A2
A3
A3
VDD
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
VSS VSS
DQ15 DQ7
VSSQ VSSQ
DQ14 NC
DQ13 DQ6
VDDQ VDDQ
DQ12 NC
DQ11 DQ5
VSSQ VSSQ
DQ10 NC
DQ9 DQ4
VDDQ VDDQ
DQ8 NC
NC
NC
VSSQ VSSQ
UDQS DQS
NC
NC
VREF VREF
VSS VSS
UDM DM
/ CK / CK
CK
CK
CKE CKE
NC
NC
A12 A12
A11 A11
A9
A9
A8
A8
A7
A7
A6
A6
A5
A5
A4
A4
VSS VSS
EO
特点
•
2.6 V电源： VDDQ = 2.6V
±
0.1V
： VDD = 2.6V
±
0.1V
•
数据传输速率： 400Mbps的（最大）
•
双倍数据速率的架构;两种数据传输每
时钟周期
•
双向的，数据选通（DQS ）被发送
/接收的数据，在捕获数据中使用
接收器
•
数据的输入，输出和DM与同步
的DQ
•
4个内部银行的并发操作
•
DQS是边沿与读取数据对齐的;中心
与写入的数据一致
•
差分时钟输入（ CK和/ CK ）
•
DLL对齐DQ和DQS转换与CK
TRANSITIONS
•
命令中输入的每个正CK边缘;数据
和数据掩码参考DQS的两个边缘
•
数据掩码（DM）写入数据
•
自动预充电选项为每个突发访问
•
2.5 V （ SSTL_2兼容）I / O
•
可编程的脉冲串长度（BL） ： 2，4， 8
•
可编程/ CAS延迟（ CL ） ： 3
•
刷新周期： 8192刷新周期/ 64ms的
⎯
7.8μs最大平均周期刷新间隔
•
刷新2变化
⎯
自动刷新
⎯
自刷新
一号文件E0406E10 （版本1.0 ）
发布日期2003年9月（K ）日本
网址： http://www.elpida.com
L
od
Pr
X 16
X8
A0到A12
BA0 ， BA1
DQ0到DQ15
（ TOP VIEW ）
DQS ， UDQS ， LDQS
/ CS
/ RAS
/ CAS
/ WE
DM ， UDM ， LDM
CK
/ CK
CKE
VREF
VDD
VSS
VDDQ
VSSQ
NC
地址输入
银行选择地址
数据输入/输出
输入和输出数据选通
芯片选择
行地址选通命令
列地址选通命令
写使能
输入掩码
时钟输入
差分时钟输入
时钟使能
输入参考电压
电源内部电路
地上的内部电路
电源电路DQ
地面DQ电路
无连接
本产品成为了EOL 2007年3月。
Elpida
内存方面，公司2003
t
uc
ELPIDA [ ELPIDA MEMORY ]
