初步数据表
512M位DDR2 SDRAM
EDE5108AHSE （ 64M字
×
8比特）
EDE5116AHSE （ 32M字
×
16比特）
特定网络阳离子
特点
•
双倍数据速率体系结构;两种数据传输每
时钟周期
•
高速数据传输是由4比特来实现
预取流水线结构
•
双向差分数据选通（ DQS和/ DQS ）
传输/数据接收的数据采集
接收器
•
DQS是边沿对齐的数据进行读操作;中央重点
与写入的数据一致
•
差分时钟输入（ CK和/ CK ）
•
DLL对齐DQ和DQS转换与CK
TRANSITIONS
•
命令中输入的每个正CK边缘;数据
和数据掩码参考DQS的两个边缘
•
数据掩码（DM）写入数据
•
发布/ CAS通过可编程附加延迟
更好的命令和数据总线效率
•
片外驱动器阻抗调整和在复模机
终止更好的信号质量
•
可编程RDQS ， / RDQS输出制作
×
8
组织相容
×
4机构
•
/ DQS （ / RDQS ）可用于单端被禁用
数据选通操作
•
密度： 512M位
•
组织
⎯
16M的话
×
8位
×
4银行（ EDE5108AHSE ）
⎯
8M字
×
16位
×
4银行（ EDE5116AHSE ）
•
包
⎯
60球FBGA （ EDE5108AHSE ）
⎯
84球FBGA （ EDE5116AHSE ）
⎯
无铅（符合RoHS）
•
电源： VDD ， VDDQ
=
1.8V
±
0.1V
•
数据传输速率： 800Mbps的/ 667Mbps / 533Mbps / 400Mbps的
（ MAX 。 ）
•
1KB页大小（ EDE5108AHSE ）
⎯
行地址： A0到A13
⎯
列地址： A0到A9
•
2KB页大小（ EDE5116AHSE ）
⎯
行地址： A0到A12
⎯
列地址： A0到A9
•
四大银行内部的并发操作
•
接口： SSTL_18
•
脉冲串长度（BL） ： 4,8
•
突发类型（BT） ：
⎯
顺序（4,8 ）
⎯
交织（4,8 ）
•
/ CAS延迟（CL） ：3， 4 ，5，6
•
预充电：对于每个突发自动预充电选项
ACCESS
•
驱动力：正常/弱
•
刷新：自动刷新，自刷新
EO
•
刷新周期： 8192次/ 64ms的
⎯
平均更新周期
7.8μs在0℃下
≤
TC
≤ +85°C
在3.9μs
+ 85°C <
TC
≤ +95°C
•
工作温度范围
⎯
TC = 0 ° C至+ 95°C
一号文件E0908E40 （版本4.0 ）
发布日期2006年12月（K ）日本
日本印刷
网址： http://www.elpida.com
L
Pr
本产品成为了EOL于2010年6月。
Elpida
内存方面， 2006年公司
od
uc
t
ELPIDA [ ELPIDA MEMORY ]
