初步数据表
1G位DDR3 SDRAM
EDJ1104BFBG ( 256M词
×
4比特)
EDJ1108BFBG ( 128M词
×
8比特)
特定网络阳离子
•
密度: 1G位
•
组织
⎯
32M的话
×
4位
×
8银行( EDJ1104BFBG )
⎯
16M的话
×
8位
×
8银行( EDJ1108BFBG )
•
包
⎯
78球FBGA
⎯
无铅(符合RoHS)和无卤素
•
电源: VDD , VDDQ
=
1.5V
±
0.075V
•
数据速率
⎯
1600Mbps / 1333Mbps / 1066Mbps (最大)
•
1KB的页面大小
⎯
行地址: A0到A13
⎯
列地址: A0到A9 , A11 ( EDJ1104BFBG )
A0到A9 ( EDJ1108BFBG )
•
八个内部银行的并发操作
•
接口: SSTL_15
•
突发长度( BL ) : 8和4突发印章( BC)
•
突发类型(BT) :
⎯
连续的( 8 , 4 BC)
⎯
交错( 8,4与BC)
•
/ CAS延迟(CL) : 5 ,6,7 ,8,9 ,10,11
•
/ CAS写入延迟(CWL ) :5, 6 ,7,8
•
预充电:对于每个突发自动预充电选项
ACCESS
•
驱动力: RZQ / 7 , RZQ / 6 ( RZQ = 240Ω )
•
刷新:自动刷新,自刷新
特点
•
双倍数据速率体系结构;两种数据传输每
时钟周期
•
高速数据传输是通过8位来实现
预取流水线结构
•
双向差分数据选通( DQS和/ DQS )
传输/数据接收的数据采集
接收器
•
DQS是边沿对齐的数据进行读操作;中央重点
与写入的数据一致
•
差分时钟输入( CK和/ CK )
•
DLL对齐DQ和DQS转换与CK
TRANSITIONS
•
命令中输入的每个正CK边缘;数据
和数据掩码参考DQS的两个边缘
•
数据掩码(DM)写入数据
•
发布/ CAS通过可编程附加延迟
更好的命令和数据总线效率
•
片上端接( ODT)为更好的信号质量
⎯
同步ODT
⎯
动态ODT
⎯
异步ODT
•
多用途寄存器( MPR )的预定义样式
读出
•
ZQ校准DQ驱动和ODT
•
可编程部分阵列自刷新( PASR )
•
/ RESET引脚上电顺序和复位
功能
•
SRT范围:
⎯
作者/扩展
•
可编程输出驱动器阻抗控制
•
刷新周期
⎯
平均更新周期
7.8μs在0℃下
≤
TC
≤ +85°C
在3.9μs
+ 85°C <
TC
≤ +95°C
•
工作温度范围
⎯
TC = 0 ° C至+ 95°C
一号文件E1629E20 (版本2.0 )
发布日期2010年7月(K )日本
日本印刷
网址: http://www.elpida.com
Elpida
内存方面,公司2010