EDJ1104BFBG ， EDJ1108BFBG
输入转换率降额
所有输入信号全部TIS ， TDS （设置时间）和TIH ， TDH （保持时间）所需的计算方法是添加数据
表TIS （基地） ， TDS （基地）和载通（基地）， TDH （基地）值的
ΔtIS ， ΔtDS
和
ΔtIH ， ΔtDH
降额值
分别。
例如： TDS （总建立时间） = TDS （基地） +
ΔtDS 。
设置（TIS ， TDS）的标称压摆率的上升信号被定义为VREF ，最后交叉之间的压摆率
（ DC）和VIH （ AC）分第一个十字路口。设置（TIS ， TDS）的标称压摆率下降信号被定义为
VREF的最后一个交叉（DC）和的VIL （AC）的最大第一交叉之间的压摆率。如果实际信号是
总是早于阴影“ VREF （ DC）交流地区间的名义摆率线，使用额定压摆率
降额值（见的压摆率定义标称图）。
如果实际信号是购买比标称转换速率线阴影' VREF （DC）到交流区域'之间的任何位置，所述
的切线，以从AC电平到DC电平的实际信号的压摆率用于降额值（见图
的转换率定义切线） 。
持（ TIH ， TDH ）公称压摆率的上升的信号被定义为最后一个交叉之间的压摆率
VIL （DC）的最大值。和VREF （ DC）的第一个十字路口。持有（ TIH ， TDH ）的名义压摆率下降信号定义
作为VIH （DC）的最小的最后一个交叉之间的压摆率。和VREF （ DC）的第一个十字路口。如果实际信号
总是晚于阴影之间的名义摆率行“DC电平VREF （ DC ）地区，使用名义摆
率降额值（见的压摆率定义标称图）。
如果实际信号早于任何地方的阴影之间的名义摆率行“DC至VREF （ DC ）地区，
的切线从DC电平至VREF （直流）电平的实际信号的压摆率用于降额值
（见压摆率定义切线的图）。
为一个有效过渡的输入信号必须保持高于/低于VIH / VIL （AC）的一段时间TVAC （见的表
所需时间TVAC高于VIH （ AC） {低于VIL （ AC） }为有效过渡） 。
虽然慢摆率的总安装时间可能是负的（即有效输入信号没有达到
VIH / IL （ AC）在时钟上升沿过渡的时间）的有效输入信号，仍然需要完成过渡，
达到VIH / IL （ AC ） 。
在下面的表中列出的值之间的压摆率，降额值可通过线性得到
插值。
这些值通常不受生产测试。他们是通过设计和特性验证。
[地址/命令建立和保持基值1V / NS ]
DDR3-1066
TIS （基地） AC175
TIH （基地） DC100
TIS （基地） AC150
125
200
125 + 150
DDR3-1333
65
140
65 + 125
DDR3-1600
45
120
45 + 125
单位
ps
ps
ps
参考
VIH / VIL （ AC ）
VIH / VIL （ DC ）
VIH / VIL （ AC ）
注：1. AC / DC为1V / ns的地址/命令转换速率和2V / ns的差异CK ， / CK摆率引用。
2. THS （基峰） AC150规格从TIS （基峰）规范通过添加附加的调节
降额的100ps的，以适应为150mV的低备用阈值，另一个为25ps至
占较早参考点[ （ 175mV
−
150mV)/1V/ns]
初步数据表E1629E20 （版本2.0 ）
9
ELPIDA [ ELPIDA MEMORY ]
