数据表
128M位的SDRAM
EDS1216AATA （ 8M字
×
16比特）
描述
该EDS1216AATA是组织了128M位的SDRAM
为2,097,152字
×
16位
×
4银行。所有的输入和
输出与的上升沿同步
时钟。
它封装在54引脚塑料TSOP （ II ） 。
销刀豆网络gurations
/ XXX表示低电平有效的信号。
54引脚塑料TSOP （ II ）
VDD
DQ0
VDDQ
特点
•
•
•
•
•
3.3V电源
时钟频率： 133MHz的（最大）
单脉冲/ RAS
×16
组织
4银行可以同时运行，
独立地
•
突发读/写操作和突发读/单
写操作能力
•
可编程的脉冲串长度（BL） ： 1，2， 4，8，整页
•
爆序列的2个版本
顺序（BL = 1，2， 4，8，全页）
交错（BL = 1， 2，4， 8）的
•
可编程/ CAS延迟（CL） ：2,3
•
通过UDQM和LDQM控制字节
•
刷新周期： 4096刷新周期/ 64ms的
•
刷新2变化
自动刷新
自刷新
•
TSOP （ II ）封装，无铅焊料（锡铋）
DQ1
DQ2
VSSQ
DQ3
DQ4
VDDQ
DQ5
DQ6
VSSQ
DQ7
VDD
LDQM
/ WE
/ CAS
/ RAS
/ CS
BA0
BA1
A10
A0
A1
A2
A3
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
VSS
DQ15
VSSQ
DQ14
DQ13
VDDQ
DQ12
DQ11
VSSQ
DQ10
DQ9
VDDQ
DQ8
VSS
NC
UDQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
VSS
（ TOP VIEW ）
A0到A11
BA0 ， BA1
DQ0到DQ15
/ CS
/ RAS
/ CAS
/ WE
LDQM ， UDQM
CKE
CLK
VDD
VSS
VDDQ
VSSQ
NC
地址输入
银行选择地址
数据输入/输出
芯片选择
行地址选通
列地址选通
写使能
输入/输出的掩码
时钟使能
时钟输入
电源内部电路
地上的内部电路
电源电路DQ
地面DQ电路
无连接
一号文件E0411E40 （版本4.0 ）
发布日期2005年2月（K ）日本
日本印刷
网址： http://www.elpida.com
Elpida
内存方面，公司2003-2005年
ELPIDA [ ELPIDA MEMORY ]
