数据表
128M位的SDRAM
EDS1232AATA （ 4M字
×
32位）
描述
该EDS1232AATA是组织了128M位的SDRAM
为1,048,576字
×
32位
×
4银行。所有的输入和
输出与的上升沿同步
时钟。
它封装在86引脚塑料TSOP （ II ） 。
销刀豆网络gurations
/ xxx表示低电平有效的信号。
86引脚塑料TSOP （ II ）
VDD
DQ0
VDDQ
DQ1
DQ2
VSSQ
DQ3
DQ4
VDDQ
DQ5
DQ6
VSSQ
DQ7
NC
VDD
DQM0
/ WE
/ CAS
/ RAS
/ CS
A11
BA0
BA1
A10(AP)
A0
A1
A2
DQM2
VDD
NC
DQ16
VSSQ
DQ17
DQ18
VDDQ
DQ19
DQ20
VSSQ
DQ21
DQ22
VDDQ
DQ23
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
（ TOP VIEW ）
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
VSS
DQ15
VSSQ
DQ14
DQ13
VDDQ
DQ12
DQ11
VSSQ
DQ10
DQ9
VDDQ
DQ8
NC
VSS
DQM1
NC
NC
CLK
CKE
A9
A8
A7
A6
A5
A4
A3
DQM3
VSS
NC
DQ31
VDDQ
DQ30
DQ29
VSSQ
DQ28
DQ27
VDDQ
DQ26
DQ25
VSSQ
DQ24
VSS
特点
•
•
•
•
•
3.3V电源
时钟频率： 166MHz的（最大）
单脉冲/ RAS
×32
组织
4银行可以同时运行，
独立地
•
突发读/写操作和突发读/写单
操作能力
•
可编程的脉冲串长度（BL ）：1， 2 ，4，8和满
页面
•
爆序列的2个版本
顺序（BL = 1，2， 4，8，全页）
交错（BL = 1， 2，4， 8）的
•
可编程/ CAS延迟（CL） ：2,3
•
通过DQM字节控制
•
刷新周期： 4096刷新周期/ 64ms的
•
刷新2变化
自动刷新
自刷新
•
2种类型的TSOP （II）的包
的Sn-Pb焊料
无铅焊料（锡铋）
A0到A11 ，
BA0 ， BA1
地址输入
BANK SELECT
DQ0到DQ31
数据输入/输出
/ CS
芯片选择
/ RAS
行地址选通
列地址选通
/ CAS
写使能
/ WE
DQM0到DQM3
DQ面膜启用
CKE
CLK
VDD
VSS
VDDQ
VSSQ
时钟使能
时钟输入
电源电压
地
电源电压
对于DQ
NC
地面DQ
无连接
一号文件E0386E40 （版本4.0 ）
发布日期2004年10月（K ）日本
网址： http://www.elpida.com
Elpida
内存方面，公司2003-2004年
ELPIDA [ ELPIDA MEMORY ]
