DDR SDRAM
E0338M10 （ 1.0版本）
（上Rev.1.54E ）
03月CP （ K）
M2S56D20 / 30 / 40ATP
M2S56D20 / 30 / 40AKT
256M双数据速率同步DRAM
描述
M2S56D20ATP / AKT是一个4行X 16777216字×4位，
M2S56D30ATP / AKT是一个4行X 8388608字×8位，
M2S56D40ATP / AKT是一个4行X 4194304字×16位，
双倍数据速率同步DRAM ，具有SSTL_2接口。所有的控制和地址信号的参考
到的CLK.Input数据的上升沿被寄存在数据选通脉冲的两个边沿，并输出数据和数据
闪光灯是在CLK的两边引用。该M2S56D20 / 30 / 40A实现非常高速数据速率高达
166MHz的（-60 ） ， 133MHz的（ -75A / -75 ），并适合于在计算机系统的主存储器。
特点
- VDD = VDDQ = 2.5V + 0.2V
- 双数据速率的架构;每个时钟周期2的数据传输
- 双向，数据选通（ DQS）被发送/接收的数据
- 差分时钟输入（ CLK和/ CLK ）
- DLL对齐DQ和DQS转换
- 命令是每个CLK正沿进入
- 数据和数据屏蔽参照的DQS的两个边缘
- 4 - 银行业务由BA0控制， BA1 （银行地址）
- / CAS延时： 2.0 / 2.5 （可编程）
- 突发长度 - 2/4/8 （可编程）
- 突发类型 - 顺序/交错（可编程）
- 自动预充电/所有银行预充电是通过控制A10
- 8192刷新周期/ 64ms的（ 4银行同步更新）
- 自动刷新和自刷新
- 行地址A0-12 /列地址A0-9,11 （ X4 ） / A0-9 （ X8 ） / A0-8 （ X16 ）
- SSTL_2接口
- 两个66针TSOP封装和64引脚小型封装TSOP
M2S56D * 0ATP ： 0.65毫米引线间距66引脚TSOP封装
M2S56D * 0AKT ： 0.4毫米引线间距64引脚小型封装TSOP
- JEDEC标准
- 低功耗为自刷新电流
超低功耗版本： ICC6 < 1毫安（ -60UL ， -75AU ， -75UL ）
低功耗版本
： ICC6 < 2毫安（ -60L ， -75AL ， -75L ）
工作频率
MAX 。频率
@ CL = 2.0 *
M2S56D20 / 30 / 40ATP - 60UL / - 60L / - 60
M2S56D20 / 30 / 40AKT - 60UL / - 60L / - 60
M2S56D20 / 30 / 40ATP - 75AU / - 75AL / - 75A
M2S56D20 / 30 / 40AKT - 75AU / - 75AL / - 75A
M2S56D20 / 30 / 40ATP - 75UL / - 75L / - 75
M2S56D20 / 30 / 40AKT - 75UL / - 75L / - 75
* CL = CAS （读）延迟
该产品成为EOL于2004年7月。
尔必达内存公司2003
MAX 。频率
@ CL = 2.5 *
166MHz
133MHz
133MHz
标准
DDR333B
DDR266A
DDR266B
133MHz
133MHz
100MHz
1
ELPIDA [ ELPIDA MEMORY ]
