MC-4R128FKE6D-840
AC电气规格
6\PERO
Z
参数和条件
RSL信号的模块阻抗
SCK和CMD信号的模块阻抗
T
PD
$ YHUDJH FORFN GHOD \\ IURP ILQJHU WR ILQJHU RI DOO 56 / FORFN QHWV
&70 &701 & ） 0 DQG & ） 01
∆T
PD
∆T
PD- CMOS
RSL的信号相对于TPD传播延迟变化
Note1,2
SCK信号相对于传播延迟变化的平均时钟
延迟
Note1
分钟。
7<3
0$;
8QLW
Ω
QV
−21
−250
−200
+21
+250
+200
ps
ps
ps
∆T
PD- SCK ， CMD
CMD信号相对于SCK信号传播延迟变化
V
α
/V
IN
V
XF
/V
IN
V
XB
/V
IN
5
“ &
$ WWHQXDWLRQ / LPLW
） RUZDUG FURVVWDON FRHIILFLHQW
??? SV LQSXW ULVH WLPH ？
??? SV LQSXW ULVH WLPH ？
“ & 5HVLVWDQFH / LPLW
落后
FURVVWDON FRHIILFLHQW
Ω
注意事项1 。
T
PD
或平均时钟延迟被定义为从手指的平均延迟对手指的所有RSL的时钟网（CTM ，
CTMN ， CFM和CFMN ） 。
2.
如果RIMM模块满足以下说明书中，那么它是符合规格。
如果RIMM模块不符合这些规格，则本说明书中，可以通过调整
“调整
∆T
PD
规范“表。
调整
∆
T
PD
规范
符号
参数和条件
调整后的最小/最大。
绝对
分钟。
∆T
PD
RSL信号相对于给T的传播延迟变化
PD
？ - > ?? ?? 1
∆=
@
490
−30
马克斯。
+30
ps
单位
记
N =安装RIMM模块上RDRAM设备的数量。
∆Z0
=三角洲Z0
上的模块）。
= （ MAX 。 Z0
−
MIN 。 Z0 ） / （ MIN 。 Z0 ）
（ MAX 。 Z0和MIN 。 Z0从负载（高阻抗）阻抗所有RSL层获得的优惠券
9
“ DWD 6KHHW
E0261N10 （版本1.0 ）
ELPIDA [ ELPIDA MEMORY ]
