EM6617
7.4.2上拉或下拉
在PB的每个终端[ 3 ： 0 ]内部输入上拉（金属掩膜MPBPU [ N] ）或下拉（金属掩膜
MPBPD [ n]）的电阻器可以为每个金属掩模选项来连接。根据默认设置，两个电阻器已到位。在这
情况下每软件可以选择具有任一个上拉，下拉或没有电阻。见下文。
金属面罩的选择和使用的电阻值指的是19.1.2 。
上拉下来
： MPBPD [N ]必须到位，
和
位
NoPdPB
[n]的必须是'0'。
下拉关闭
： MPBPD [n]是不到位，
OR
如果MPBPD [n]是在地方
NoPdPB
[ η] = '1'切断的下拉。
OR
选择
NchOpDPB
[ η] = '1'切断的下拉。
拉在
： MPBPU [N ]必须到位，
和
位
NchOpDPB
[n]的必须是'1'，
和
（位
PBIOCntl [N ]
='0' （输入模式）
OR
if
PBIOCntl [N ]
='1' ，而
PBData
[n] = 1. )
： MPBPU [n]是不到位，
OR
如果MPBPU [n]是在地方
NchOpDPB
[ η] = '0'时会切断上拉，
OR
如果MPBPU [n]是到位，如果
NchOpDPB
[ η] = '1'，则
PBData
[ η] = 0切断上拉。
拉断
从来没有上拉和下拉可以同时处于活动状态。
为
省电
可以两个读相间关闭端口B上拉电阻。无交叉电流
在放大器输入流，而端口B是看不懂。推荐的顺序是：
•
开关上拉电阻器。
•
留出足够的时间 - RC常数 - 对拉电阻来驱动线至V
SS
或V
DD
.
•
读端口B
•
关闭上拉电阻
最小时间与当前的上拉电阻是4个系统时钟周期，若RC时间常数小于1
系统时钟周期。移动阅读的周期数与当前在之前添加一个NOP指令
拉电阻6和最大的RC延迟3个时钟周期。
7.4.3 CMOS或N沟道。产量
端口B输出可配置为CMOS或N沟道。开漏输出。在CMOS这两种逻辑' 1 '和' 0'
被驱出在终端上。在N沟道。漏极开路只有逻辑“0”被驱动的终端，在逻辑上的“1”值
由内部上拉电阻（如果实施） ，或高阻抗定义。
图14. CMOS或N沟道。漏极开路输出
C M O 2 S O u那样TP ü吨
N c个小时。 Ø P·E N D RA为O ü TP ü吨
一个C TIV ê P ü LL- ü P
FO R H IG H S测定たて
MUX
P B D助教[N ]
f重新Q ü简ç ÿ
Ø ü TP ü TS
D A TA
牛逼RI -SたてO u那样TP ü吨
B ü FFE R： C罗发E ð
1
I / O
率T e RM的升
P B [ N]
MUX
P B D助教[N ]
f重新Q ü简ç ÿ
Ø ü TP ü TS
I / O
率T e RM的升
P B [ N]
牛逼RI -SたてO u那样TP ü吨
B ü FFE R： ħ IG ħ
IM P E D A N权证FO ř
D上TA = 1
版权
©
2005年， EM微电子，马林SA
18
www.emmicroelectronic.com
EMMICRO [ EM MICROELECTRONIC - MARIN SA ]
