EN25F40
状态寄存器
内容
BP2
BP1
BP0
位
位
位
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
内存内容
保护区
无
扇区0到125
扇区0到123
扇区0到119
扇区0到111
扇区0到95
扇区0到63
所有
地址
无
000000h-07DFFFh
000000h-07BFFFh
000000h-077FFFh
000000h-06FFFFh
000000h-05FFFFh
000000h-03FFFFh
000000h-07FFFFh
密度（ KB）
无
504KB
496KB
480KB
448KB
384KB
256KB
512KB
一部分
无
低126/128
低一百二十八分之一百二十四
低128分之120
低一百二十八分之一百十二
低128分之96
低64/128
所有
锁定功能
的保持（HOLD）信号用于暂停与该设备的任何串行通信而不重置
该时钟序列。但是，采取这种低信号不会终止任何写状态寄存器，
编程或擦除周期正在进行中。
进入保持状态，设备必须选择，带片选（ CS ＃ ）低。保持
情况开始于保持（HOLD）信号的下降沿，只要该恰逢系列
时钟（CLK）为低（见图4 ） 。
在保持（HOLD ）信号的上升沿保持状态结束后，只要该恰逢
串行时钟（ CLK ）为低。
如果下降沿不与串行时钟（CLK ）为低一致时，保持条件后开始
串行时钟（ CLK ）下一个变低。类似地，如果上升沿不与串行时钟（CLK ）重合
是低，保持状态结束串行时钟（ CLK ）后，下一个变低。 （这被示于图4 ） 。
在保持状态下，串行数据输出（ DO ）是高阻抗，以及串行数据输入（ DI ）
和串行时钟（ CLK ）的不在乎。
通常情况下，器件将保持选中，带片选（ CS ＃ ）驱动为低电平，为的整个持续时间
保持状态。这是为了确保内部逻辑的状态保持的那一刻起不变
进入保持状态。
如果片选（CS ＃ ）变高，而该设备在保持条件，这具有复位的效果
该装置的内部逻辑。重新启动与该设备的通信，有必要以驱动保持
（ HOLD ）高，然后驱动芯片选择（ CS ＃ ）低。这样可以防止设备进入回
保持状态。
图4.保持状态的波形
说明
该数据表可以通过后续的版本中修改
或修改，由于改变的技术规格。
8
©2004宙硅解决方案公司，
www.eonssi.com
我牧师，发表日期： 2010/05/31
EON [ EON SILICON SOLUTION INC. ]
