欢迎访问ic37.com |
会员登录 免费注册
发布采购

EM42AM1684RBA-7FE 参数 Datasheet PDF下载

EM42AM1684RBA-7FE图片预览
型号: EM42AM1684RBA-7FE
PDF下载: 下载PDF文件 查看货源
内容描述: 256MB ( 4M 】 4Bank 】 16 ),双倍数据速率SDRAM [256Mb (4M】4Bank】16) Double DATA RATE SDRAM]
分类和应用: 动态存储器双倍数据速率
文件页数/大小: 19 页 / 293 K
品牌: EOREX [ EOREX CORPORATION ]
 浏览型号EM42AM1684RBA-7FE的Datasheet PDF文件第3页浏览型号EM42AM1684RBA-7FE的Datasheet PDF文件第4页浏览型号EM42AM1684RBA-7FE的Datasheet PDF文件第5页浏览型号EM42AM1684RBA-7FE的Datasheet PDF文件第6页浏览型号EM42AM1684RBA-7FE的Datasheet PDF文件第8页浏览型号EM42AM1684RBA-7FE的Datasheet PDF文件第9页浏览型号EM42AM1684RBA-7FE的Datasheet PDF文件第10页浏览型号EM42AM1684RBA-7FE的Datasheet PDF文件第11页  
eorex
(V
DD
=2.5V±0.2V, T
A
=0°C ~70°
C)
Item
Output Load
Preliminary
EM42AM1684RBA
AC Operating Test Conditions
Conditions
1.25V/1.25V
See diagram as below
V
REF
+0.31V/ V
REF
-0.31V
1ns
V
DDQ
/2
Output Reference Level
Input Signal Level
Transition Time of Input Signals
Input Reference Level
AC Operating Test Characteristics
(V
DD
=2.5V±0.2V, T
A
=0°C ~70°
C)
Symbol
t
DQCK
t
DQSCK
t
CL
,t
CH
t
CK
t
DH
,t
DS
t
DIPW
t
HZ
,t
LZ
t
DQSQ
t
DQSS
t
DSL
,t
DS
H
Parameter
DQ output access from CLK,/CLK
DQS output access from CLK,/CLK
CL low/high level width
Clock Cycle Time
CL=2
CL=2.5
-6
Min.
-0.7
-0.6
0.45
6
6
0.45
1.75
-0.7
0.45
0.75
1.25
0.7
Max.
0.7
0.6
0.55
12
12
-7.5
Min.
Max.
-0.75
-0.75
0.45
7.5
7.5
0.5
1.75
-0.75
0.5
0.75
1.25
0.75
0.75
0.75
0.55
12
12
Units
ns
ns
t
CK
ns
ns
ns
ns
ns
ns
t
CK
t
CK
t
CK
ns
DQ and DM hold/setup time
DQ and DM input pulse width for
each input
Data out high/low impedance time
from CLK,/CLK
DQS-DQ skew for associated DQ
signal
Write command to first latching DQS
transition
DQS input valid window
Mode Register Set command cycle
time
Write Preamble setup time
Write Preamble
Address/control input hold/setup
time
Read Preamble
0.35
21
0
0.4
0.8
0.9
1.1
0.9
0.6
0.4
0.35
2
0
0.6
1.0
1.1
t
MRD
t
WPRES
t
WPST
t
IH
,t
IS
t
RPRE
Jul. 2006
t
CK
ns
t
CK
www.eorex.com
7/19