EM47EM0888SBA
引脚说明（续）
（数据选通）
输出读取数据，输入与写入数据。边沿对齐的读数据，
集中在写入数据。数据选通DQS是搭配差
信号/ DQS期间提供差分对信号到系统
读取和写入操作。 DDR3 SDRAM仅支持差分数据选通
并且不支持单端。
（终止数据选通）
当通过模式寄存器A11中启用= 1
MR1
， DRAM ，可使
施加到上TDQS / TDQS同一终端电阻功能
DQS / DQS 。当通过模式寄存器A11 = 0禁用
MR1
， DM / TDQS
将提供的数据屏蔽功能和TDQS不被使用。
（命令输入）
F3 ，G3， H3
RAS
,
CAS
,
WE
RAS
,
CAS
和
WE
（随着
CS
）定义的命令是
输入。
C3,D3
的DQ ，
的DQ
B7,A7
TDQS ，
tDQS
（输入数据掩码）
B7
B3,C7,C2,C8,E3,
E8,D2,E7
A2,A9,D7,G2,G8,K
1,K9,M1,M9/A1,A8,
B1,D8,F2,F8,J1,J9,
L1,L9,N1,N9
B9,C1,E2,E9
/B2,B8,C9,D1,D9
H8
DM
DM为输入掩码信号为写入数据。输入数据被屏蔽时
写在DM采样与输入数据的高重合
访问。 DM进行采样DQS的两边。
（数据输入/输出）
DQ0~7
数据输入和输出是在相同的针。
（电源/接地）
VDD / VSS
VDDQ
/ VSSQ
ZQ
VDD和VSS是内部电路供电。
（ DQ电源/接地DQ ）
VDDQ和VSSQ是用于输出缓冲器供电。
（ ZQ校准）
参考引脚ZQ校准
（低电平有效异步复位）
N2
复位有效时，
RESET
低，而且处于非活动状态时，
RESET
is
RESET
HIGH 。复位必须在正常操作期间为高电平。 RESET是
CMOS轨到轨信号与直流高和低于80 ％和VDD的20％ ，
即1.20V直流高0.30V直流低。
（参考电压）
E1
J8
A3,F1,H1,F9,
H9,J7
VREFDQ
VREFCA
NC
参考电压DQ
（参考电压）
参考电压CA
（无连接）
无内部电气连接是否存在。
注意：输入引脚只BA0 - BA2 ， A0- A14 ，
RAS
,
CAS
,
WE
,
CS
， CKE ， ODT和
RESET
不提供
终止。
2012年4月
6/39
www.eorex.com
EOREX [ EOREX CORPORATION ]
