EM47EM3288SBA
球说明（续）
（数据选通）
输出读取数据，输入与写入数据。与读取边缘对齐
数据中心与写入数据。数据选通DQS是搭配
差分信号/ DQS ，分别提供差分对
信令系统中读取和写入操作。 DDR3 SDRAM
仅支持差分数据选通信号，并且不支持
单端。
（命令输入）
D3,D10,P10,P3
D4,D9,P9,P4
DQS0~3,
/DQS0~3
RAS
,
G4,G3,J4
CAS
,
WE
DM0
~MD3
RAS
,
CAS
＆放大器;
WE
（随着
CS
）定义的命令是
输入。
（输入数据掩码）
DM是输入掩码信号写入数据。输入数据被屏蔽时
DM是一个写周期内采样与输入数据的高重合
访问。 DM进行采样DQS的两边。
（数据输入/输出）
数据输入和输出是在相同的针。
C4,C9,R9,R4
B2,A4,C2,B4,E2,E4,F2,F
4,B11,A9,C11,B9,E11,E9
,F11,F9,M11,M9,N11,N9,
R11,T9,T11,U9,M2,M4,N
2,N4,R2,T4,T2,U4
A1,G1,L1,U1,A12,
G12,L12,U12,/F1,
M1,A2,J2,U2,A11,
J11,U11,F12,M12
B1,C1,R1,T1,D2,P2,E3,F
3,M3,N3,E10,F10,M10,N
10,D11,P11,B12,C12,R1
2,T12/D1,E1,N1,P1,A3,B
3,C3,R3,T3,U3,
A10,B10,C10,R10,T10,U
10,D12,E12,N12,P12
J3,J10
DQ0~31
VDD / VSS
（电源/接地）
VDD和VSS是内部电路供电。
（ DQ电源/接地DQ ）
VDDQ和VSSQ是用于输出缓冲器供电。
VDDQ /
VSSQ
ZQ0~1
（ ZQ校准）
参考引脚ZQ校准
（低电平有效异步复位）
复位有效时，
RESET
低，而且处于非活动状态时，
RESET
H1
RESET
J1
J12
G2,H11,H12
VREFDQ
VREFCA
NC
为高。
RESET
必须是在正常操作期间为高电平。
RESET
是CMOS轨到轨信号与直流高和低于80 ％和20％的
VDD ，即1.20V直流高0.30V直流低。
（参考电压）
参考电压DQ
（参考电压）
参考电压CA
（无连接）
无内部电气连接是否存在。
注意：输入引脚只BA0 - BA2 ， A0 -A13 ，
RAS
,
CAS
,
WE
,
CS
， CKE ， ODT和
RESET
不提供
终止。
五月。 2012
5/37
EOREX [ EOREX CORPORATION ]
