Page 4
Epson Research and Development
Vancouver Design Center
6.4.2 Power Save Status . . . . . . . . . . . . . . . .
6.5 Display Interface . . . . . . . . . . . . . . .
6.5.1 Single Monochrome 4-Bit Panel Timing . . . .
6.5.2 Single Monochrome 8-Bit Panel Timing . . . .
6.5.3 Single Color 4-Bit Panel Timing . . . . . . . .
6.5.4 Single Color 8-Bit Panel Timing (Format 1) . .
6.5.5 Single Color 8-Bit Panel Timing (Format 2) . .
6.5.6 Single Color 16-Bit Panel Timing . . . . . . . .
6.5.7 Dual Monochrome 8-Bit Panel Timing . . . . .
6.5.8 Dual Color 8-Bit Panel Timing . . . . . . . . .
6.5.9 Dual Color 16-Bit Panel Timing . . . . . . . .
6.5.10 TFT/D-TFD Panel Timing . . . . . . . . . . . .
6.5.11 CRT Timing . . . . . . . . . . . . . . . . . . .
6.6 TV Timing . . . . . . . . . . . . . . . . .
6.6.1 TV Output Timing . . . . . . . . . . . . . . . .
6.7 MediaPlug Interface Timing . . . . . . . . . .
7
Clocks . . . . . . . . . . .
7.1 Clock Overview . . .
7.2 Clock Descriptions . .
7.2.1 MCLK . . . . . .
7.2.2 LCD PCLK . . .
7.2.3 CRT/TV PCLK .
7.2.4 MediaPlug Clock
7.3 Clock Selection . . .
7.4 Clocks vs. Functions .
.
.
.
.
.
.
.
.
.
. . . . . .
. . . . .
. . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . .
. . . . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
. . .
. .
. .
. . .
. . .
. . .
. . .
. .
. .
. . .
. .
. . .
. . .
. .
. .
. .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
. . .
. .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. .
. . .
. .
. . .
. .
. .
. . .
. . .
. . .
. . .
. .
. .
. . .
. .
. . .
. . .
. .
. .
. .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
. . .
. .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. .
. . .
. .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
. . .
. .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. .
. . .
. .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
. . .
. .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. .
. . .
. .
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
.
. . 63
. .64
. . 64
. . 66
. . 68
. . 70
. . 72
. . 74
. . 76
. . 78
. . 80
. . 82
. . 85
. .86
. . 86
. .90
. . . .
. . . .
. . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . .
. . . .
. . . .
. . . .
. . . . .
. . . . .
. . . .
. . . .
. . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . .
. . . . . .
. . . . .
. . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . .
. . . . .
. . . . . .
. . . . .
. . . . . . .
. . . . . . .
. . . . .
. . . . .
. . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . . .
. . . . . .91
. . . . .91
. . . . .92
. . . . . . 92
. . . . . . 92
. . . . . . 92
. . . . . . 92
. . . . .93
. . . . .94
. . .
. .
. . .
. . .
. .
. .
. .
. . .
. . .
. . .
. . .
. . .
. . .
. . .
. . .95
. . .95
. . . 95
. . . 95
. . .96
. . .97
. . .99
. . . 99
. . .100
. . .101
. . .101
. . .106
. . .108
. . .113
8
Registers . . . . . . . . . . . . . . . .
8.1 Initializing the S1D13806 . . . . .
8.1.1 Register Memory Select Bit . . .
8.1.2 SDRAM Initialization Bit . . . .
8.2 Register Mapping . . . . . . . .
8.3 Register Set . . . . . . . . . . .
8.4 Register Descriptions . . . . . . .
8.4.1 Basic Registers . . . . . . . . .
8.4.2 General IO Pins Registers . . . .
8.4.3 Configuration Readback Register
8.4.4 Clock Configuration Registers .
8.4.5 Memory Configuration Registers
8.4.6 Panel Configuration Registers . .
8.4.7 LCD Display Mode Registers . .
S1D13806
X28B-A-001-13
Hardware Functional Specification
Issue Date: 02/10/04
EPSON [ EPSON COMPANY ]
