Epson Research and Development
Page 9
Vancouver Design Center
List of Tables
Table 2-1 : S1D13806 Features. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Table 4-1: PFBGA 220-pin Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Table 4-2 : Host Interface Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Table 4-3 : LCD Interface Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Table 4-4 : MediaPlug Pin Description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Table 4-5 : CRT Interface Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Table 4-6 : General Purpose IO Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Table 4-7 : Configuration Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Table 4-8 : Miscellaneous Interface Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . 33
Table 4-9 : Summary of Power-On/Reset Options . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
Table 4-10 : CPU Interface Pin Mapping. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Table 4-11 : LCD Interface Pin Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Table 5-1 : Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Table 5-2 : Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Table 5-3 : Electrical Characteristics for VDD = 3.3V typical. . . . . . . . . . . . . . . . . . . . . 38
Table 6-1 : Clock Input Requirements for BUSCLK, CLKI, CLKI2, and CLKI3 When Not Divided 39
Table 6-2 : Clock Input Requirements for MCLK Source when Source Divided . . . . . . . . . . . 40
Table 6-3 : Clock Input Requirements for LCD PCLK, CRT/TV PCLK, or MediaPlug Source
when Source Divided40
Table 6-4: Internal Clock Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
Table 6-5 : Generic Interface Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
Table 6-6 : Hitachi SH-4 Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Table 6-7 : Hitachi SH-3 Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Table 6-8 : MIPS/ISA Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Table 6-9 : Motorola MC68K Bus 1 Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . 51
Table 6-10 : Motorola MC68K Bus 2 Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . 53
Table 6-11 : Motorola PowerPC Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Table 6-12: PC Card Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Table 6-13 : Philips Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Table 6-14 : Toshiba Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Table 6-15 : LCD Panel Power-off/Power-on . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Table 6-16 : Power Save Status and Local Bus Memory Access Relative to Power Save Mode . . . 63
Table 6-17 : SDRAM Refresh Period Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Table 6-18 : Single Monochrome 4-Bit Panel A.C. Timing . . . . . . . . . . . . . . . . . . . . . . 65
Table 6-19 : Single Monochrome 8-Bit Panel A.C. Timing . . . . . . . . . . . . . . . . . . . . . . 67
Table 6-20 : Single Color 4-Bit Panel A.C. Timing . . . . . . . . . . . . . . . . . . . . . . . . . . 69
Table 6-21 : Single Color 8-Bit Panel A.C. Timing (Format 1) . . . . . . . . . . . . . . . . . . . . 71
Hardware Functional Specification
Issue Date: 02/10/04
S1D13806
X28B-A-001-13