ESMT
SDRAM
（初步）
M12L128324A （2E）
1M ×32位×4银行
同步DRAM
特点
订购信息
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- CAS延迟（ 2 & 3 ）
- 突发长度（1， 2，4， 8 &全页）
- 突发类型（顺序&交错）
所有的输入进行采样的正边沿
系统时钟
DQM用于屏蔽
自动&自我刷新
64ms的刷新周期（ 4K周期）
产品编号
M12L128324A-5BG2E
M12L128324A-6BG2E
M12L128324A-7BG2E
最大
频率。
200MHz
166MHz
143MHz
包
90 FBGA
90 FBGA
90 FBGA
评论
无铅
无铅
无铅
概述
该M12L128324A是134217728位同步的高数据速率动态随机存储器组织成4× 1,048,576字由32位。
同步设计允许在每个时钟周期中使用系统时钟的I / O事务处理可精确的周期控制。
的工作频率范围，可编程脉冲串长度和可编程延迟允许在同一个设备是一个有用
各种高带宽，高性能存储系统的应用程序。
BALL配置（顶视图）
（ BGA90 ， 8mmX13mmX1.4mm身体，球间距为0.8mm ）
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
2
3
4
5
6
7
VDD
8
9
DQ26 DQ24 VSS
DQ28 VDDQ VSSQ
VSSQ DQ27 DQ25
VSSQ DQ29 DQ30
VDDQ DQ31
VSS DQM3
A4
A7
CLK
DQM1
A5
A8
CKE
NC
NC
A3
A6
NC
A9
NC
VSS
DQ23 DQ21
VDDQ VSSQ DQ19
DQ22 DQ20 VDDQ
DQ17 DQ18 VDDQ
NC
A2
A10/AP
NC
BA0
CAS
VDD
DQ6
DQ1
DQ16 VSSQ
DQM2 VDD
A0
BA1
CS
WE
A1
A11
RAS
DQM0
VDDQ DQ8
DQ7 VSSQ
DQ5 VDDQ
DQ3 VDDQ
VSSQ DQ10 DQ9
VSSQ DQ12 DQ14
DQ11 VDDQ VSSQ
DQ13 DQ15 VSS
VDDQ VSSQ DQ4
VDD
DQ0
DQ2
晶豪科科技有限公司
出版日期： 2011年6月
修订： 0.1
1/44
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
