ESMT
SDRAM
M12L16161A （ 2Q ）
512K X 16Bit的X 2Banks
同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
双银行操作
MRS周期与解决关键程序
-
CAS延迟（ 2 & 3 ）
-
突发长度（1， 2，4， 8 &全页）
-
突发类型（顺序&交错）
所有的输入进行采样的正边沿
系统时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
32ms的刷新周期（ 2K周期）
概述
该M12L16161A是16777216位同步高速数据
率动态RAM组织为2× 524,288字16位，
制造高性能CMOS技术。
同步设计允许通过使用精确的周期控制
系统时钟的I / O事务处理可在每时钟
周期。工作频率范围，可编程突发
长度和可编程延迟允许在同一个设备到
针对各种不同的高带宽，高性能有用
存储器系统的应用程序。
订购信息
产品编号
M12L16161A-5TG2Q
M12L16161A-7TG2Q
最大频率。
200MHz
143MHz
包
TSOP （II）的
TSOP （II）的
评论
无铅
无铅
引脚配置（顶视图）
（ TSOPII 50L ， 400milX825mil身体， 0.8毫米引脚间距）
V
DD
DQ0
DQ1
V
SSQ
DQ2
DQ3
V
DDQ
DQ4
DQ5
V
SSQ
DQ6
DQ7
V
DDQ
LDQM
WE
CAS
RAS
CS
BA
A10/AP
A0
A1
A2
A3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
V
SS
DQ15
DQ14
V
SSQ
DQ13
DQ12
V
DDQ
DQ11
DQ10
V
SSQ
DQ9
DQ8
V
DDQ
N.C / RFU
UDQM
CLK
CKE
N.C
A9
A8
A7
A6
A5
A4
V
SS
50PIN TSOP （II）的
（ 400mil X 825mil ）
（0.8毫米针距）
晶豪科科技有限公司
出版日期
:
2011年9月
调整
:
1.0
1/28
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
