ESMT
SDRAM
M12L64164A （2M）
1M ×16位×4银行
同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- CAS延迟（ 2 & 3 ）
- 突发长度（1， 2，4， 8 &全页）
- 突发类型（顺序&交错）
所有的输入进行采样的正边沿
系统时钟
DQM用于屏蔽
自动&自我刷新
64ms的刷新周期（ 4K周期）
- 15.6
μ
s刷新间隔
订购信息
产品编号
M12L64164A-5TG2M
M12L64164A-6TG2M
M12L64164A-7TG2M
最大频率。
200MHz
166MHz
143MHz
包
54 TSOP II
54 TSOP II
54 TSOP II
54 VBGA
54 VBGA
54 VBGA
评论
无铅
无铅
无铅
无铅
无铅
无铅
M12L64164A - 5BG2M 200MHz的
M12L64164A - 6BG2M 166MHz的
M12L64164A - 7BG2M 143MHz下
概述
该M12L64164A为67,108,864比特同步高数据速率动态随机存储器组织成4× 1,048,576字经
16位。同步设计允许精确的周期控制与利用系统时钟的I / O事务是可能的
每个时钟周期。工作频率范围，可编程突发长度和可编程延迟允许相同
装置可用于各种高带宽，高性能存储系统的应用是有用的。
引脚配置（顶视图）
（ TSOPII 54L ， 400milX875mil身体， 0.8毫米引脚间距）
BALL配置（顶视图）
（ BGA54 ， 8mmX8mmX1mm身体，球间距为0.8mm ）
V
DD
ð Q0
V
ð DQ
ð Q1
ð Q2
V
S SQ
ð Q3
ð Q4
V
D D Q
ð Q5
ð Q6
V
S SQ
DQ 7
V
DD
LD QM
WE
c以
为r
CS
BA0
BA1
A
1 0
/ AP
A
0
A
1
A
2
A
3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ15
V
S SQ
DQ14
DQ13
V
DDQ
DQ12
DQ11
V
S SQ
DQ10
DQ9
V
DDQ
DQ8
V
SS
NC
ü DQ M
CLK
CKE
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
1
A
VSS
2
DQ15
3
VSSQ
4
5
6
7
VDDQ
8
DQ0
9
VDD
B
DQ14
DQ13
VDDQ
VSSQ
DQ2
DQ1
C
DQ12
DQ11
VSSQ
VDDQ
DQ4
DQ3
D
DQ10
DQ9
VDDQ
VSSQ
DQ6
DQ5
E
DQ8
NC
VSS
VDD
LDQM
DQ7
F
UDQM
CLK
CKE
CAS
RAS
WE
G
NC
A11
A9
BA0
BA1
CS
H
A8
A7
A6
A0
A1
A10
J
VSS
A5
A4
A3
A2
VDD
晶豪科科技有限公司
出版日期： 2012年4月
修订： 1.6
1/45
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
