ESMT
SDRAM
M12L64164A
1M ×16位×4银行
同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- CAS延迟（ 2 & 3 ）
- 突发长度（1， 2，4， 8 &全页）
- 突发类型（顺序&交错）
所有的输入进行采样的正边沿
系统时钟
DQM用于屏蔽
自动&自我刷新
15.6
μ
s刷新间隔
54引脚TSOP （ II型）
（ 400mil X 875mil ）
产品编号
M12L64164A-5TG
M12L64164A-6TG
M12L64164A-7TG
M12L64164A-5BG
M12L64164A-6BG
M12L64164A-7BG
最大频率。包装评论
200MHz
166MHz
143MHz
200MHz
166MHz
143MHz
54 TSOP II
54 TSOP II
54 TSOP II
54 VBGA
54 VBGA
54 VBGA
无铅
无铅
无铅
无铅
无铅
无铅
订购信息
概述
该M12L64164A为67,108,864比特同步高数据速率动态随机存储器组织成4× 1,048,576字经
16位。同步设计允许精确的周期控制与利用系统时钟的I / O事务是可能的
每个时钟周期。工作频率范围，可编程突发长度和可编程延迟允许相同
装置可用于各种高带宽，高性能存储系统的应用是有用的。
引脚分配
顶视图
V
DD
DQ 0
V
D D Q
DQ 1
DQ 2
V
S SQ
DQ 3
DQ 4
V
D D Q
DQ 5
DQ 6
V
S SQ
DQ 7
V
DD
LDQ M
WE
c以
为r
CS
A
13
A
12
A
10
/ AP
A
0
A
1
A
2
A
3
V
DD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
DQ15
V
S SQ
DQ14
DQ13
V
D D Q
DQ12
DQ11
V
S SQ
DQ10
DQ 9
V
D D Q
DQ 8
V
SS
NC
UDQM
CLK
ç KE
NC
A
11
A
9
A
8
A
7
A
6
A
5
A
4
V
SS
54球FVBGA （ 8mmx8mm ）
晶豪科科技有限公司
出版日期：三月2007年
修订： 3.0
1/45
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
