欢迎访问ic37.com |
会员登录 免费注册
发布采购

M13S256328A-5BG 参数 Datasheet PDF下载

M13S256328A-5BG图片预览
型号: M13S256328A-5BG
PDF下载: 下载PDF文件 查看货源
内容描述: 2M ×32位×4银行双倍数据速率SDRAM [2M x 32 Bit x 4 Banks Double Data Rate SDRAM]
分类和应用: 动态存储器双倍数据速率
文件页数/大小: 47 页 / 786 K
品牌: ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
 浏览型号M13S256328A-5BG的Datasheet PDF文件第2页浏览型号M13S256328A-5BG的Datasheet PDF文件第3页浏览型号M13S256328A-5BG的Datasheet PDF文件第4页浏览型号M13S256328A-5BG的Datasheet PDF文件第5页浏览型号M13S256328A-5BG的Datasheet PDF文件第6页浏览型号M13S256328A-5BG的Datasheet PDF文件第7页浏览型号M13S256328A-5BG的Datasheet PDF文件第8页浏览型号M13S256328A-5BG的Datasheet PDF文件第9页  
ESMT
DDR SDRAM
特点
JEDEC标准
内部流水线双数据速率的体系结构,在每个时钟周期2的数据访问
双向数据选通( DQS)
片上DLL
差分时钟输入( CLK和CLK )
DLL对齐DQ和DQS与CLK的过渡转型
四银行操作
CAS延迟: 2 ; 2.5 ; 3
突发类型:顺序和交错
突发长度: 2 , 4 , 8 ,整版
整页突发长度为顺序突发类型只
全页突发的起始地址应该是偶数
除了数据& DM进行采样的系统时钟的上升沿的所有输入(CLK)
我的数据在数据选通信号的两边/ O转换( DQS )
DQS是边沿对齐的数据进行读取;中心对齐与写入数据
数据屏蔽( DM)只写屏蔽
V
DD
= 2.3V ~ 2.7V, V
DDQ
= 2.3V ~ 2.7V
自动&自我刷新
64ms的刷新周期( 8K循环)
SSTL - 2 I / O接口
144Ball FBGA封装
M13S256328A
2M ×32位×4银行
双倍数据速率SDRAM
工作频率:
产品编号
M13S256328A -5BG
最大频率
200MHz
VDD
2.5V
144球FBGA
评论
无铅
晶豪科科技有限公司
出版日期:五月。 2007年
修订: 1.2
1/47