ESMT
DDR II SDRAM
特点
JEDEC标准
V
DD
= 1.8V ± 0.1V, V
DDQ
= 1.8V ± 0.1V
内部流水线双倍数据速率体系结构;每个时钟周期2的数据访问
M14D2561616A
4M ×16位×4银行
DDR II SDRAM
双向差分数据选通（ DQS ， / DQS ） ; / DQS可以用于单端数据选通信号的操作被禁止。
片上DLL
差分时钟输入（ CLK和CLK ）
DLL对齐DQ和DQS与CLK的过渡转型
四银行操作
CAS延时：3， 4 ，5，6
添加剂延迟： 0，1， 2 ，3，4
突发类型：顺序和交错
突发长度： 4,8
除了数据& DM进行采样的系统时钟的上升沿的所有输入（CLK）
我的数据在数据选通信号的两边/ O转换（ DQS ）
DQS是边沿对齐与读取数据;中心对齐与写入数据
数据屏蔽（ DM）只写屏蔽
片外驱动器（ OCD ）阻抗调节
片上端接获得更好的信号质量
特殊功能的支持
-
-
50 /75 /的150Ω的ODT
高温自刷新频率使
自动&自我刷新
刷新周期：
-
-
8192次/ 64毫秒（ 7.8μs刷新间隔）为0
℃ ≦
T
C
≦ +85 ℃
8192次/ 32ms的（ 3.9μs刷新间隔） ，在
+85 ℃ ＜
T
C
≦
+95
℃
SSTL_18接口
84球BGA封装
订货信息：
产品编号
最大频率
V
DD
数据速率
（ CL - tRCD的-TRP ）
DDR2-800 （ 5-5-5 ）
DDR2-800 （ 6-6-6 ）
DDR2-667 （ 5-5-5 ）
BGA
无铅
包
评论
M14D2561616A -2.5BG
M14D2561616A -3BG
400MHz
333MHz
1.8V
1.8V
晶豪科科技有限公司
出版日期： 2009年2月
修订： 1.1
1/59
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
